利用信號平均技術(shù)，消除噪聲干擾，提升重復信號采樣的精準度

　　許多高速數(shù)據(jù)采集應用，如激光雷達或光纖測試等，都需要從嘈雜的環(huán)境中采集小的重復信號，因此對于數(shù)據(jù)采集系統(tǒng)的設(shè)計來說，最大的挑戰(zhàn)就是如何最大限度地減少噪聲的影響。利用信號平均技術(shù)，可以讓您的測量測試系統(tǒng)獲取更加可靠的、更加有效的測試數(shù)據(jù)。

　　通常情況下，在模擬信號的測試中，所采集到的數(shù)據(jù)往往夾雜著一些不需要的、隨機的內(nèi)容，這些數(shù)據(jù)是由周圍的干擾或者測試誤差所引起的，我們稱之為隨機噪聲，這種噪聲可能會影響我們的目標信號，也就是我們需要采集的數(shù)據(jù)。而采用信號平均技術(shù)，則可以減少隨機噪聲的影響，提升信噪比(SNR)，并且最大程度的減少對目標信號的影響，從而提高數(shù)據(jù)采集的精度和動態(tài)范圍。具體來說，凌華科技的數(shù)據(jù)平均模式(DAM，Data Average Mode)就是提供了這樣一個高水準的信號平均功能。

　　1 FPGA的優(yōu)勢

　　消除噪聲的解決方案包含了兩種：一種是基于DSP的解決方案，另一種是基于FPGA的解決方案。當測量測試系統(tǒng)所需的采樣率低于幾千赫茲時，通常采用基于DSP的解決方案。但是，當測量測試系統(tǒng)所需的采樣率比較高時，基于FPGA(Field-programmable Gate Array)的解決方案則是更好的選擇。因為DSP是基于代碼或指令的一種方法，它不可避免地要涉及到系統(tǒng)架構(gòu)和核心處理器，這會導致過多的占用系統(tǒng)資源，增加處理時間。而FPGA由于提供了多個門陣列(Gate)和內(nèi)存塊(RAM Block)，可以組成乘法器(Multiplier)、寄存器(Registers)和其他邏輯單元，從而可以實現(xiàn)快速的運算。因此，目前許多高性能的應用大都采用基于FPGA的解決方案。

　　凌華科技大部分的高速數(shù)字化儀都提供了板載的FPGA功能，對于需要高速高帶寬的實時采集應用來說是非常合適的。基于FPGA功能的板卡支持板載的實時數(shù)據(jù)處理功能，如信號平均，這樣可以減少在主機上運行的信號平均任務。并且就處理速度而言，在FPGA上執(zhí)行信號平均要比在主機上執(zhí)行快得多，并且不會占用主機CPU的任何資源。

　　2 消除噪聲干擾，提升重復信號采樣的精準度

　　在模擬信號的測試中，所采集到的數(shù)據(jù)中常常包含了一些噪聲(如諧波分量，調(diào)制邊帶等)，可能會掩蓋我們所感興趣的信號或它的諧波分量，調(diào)制邊帶modulation sideband等。眾所周知，由于隨機噪聲的期望值為零，使得信號平均技術(shù)成為一種簡單且有效的解決方案，可以在周期性或重復的信號中消除隨機噪聲。PCIe-9852的信號平均模式就是按照下面的原理進行工作的。在重觸發(fā)(Re-trigger)模式下，重復采集R次N采樣點，且觸發(fā)源為外部的數(shù)字或模擬信號，每次采集的數(shù)據(jù)都會儲存在相同的板載緩存中，并且在沒有軟件干預的情況下由FPGA自動進行累計。當R次重觸發(fā)完成后，F(xiàn)PGA將累計的數(shù)據(jù)除以R后得到一個平均數(shù)，并將該平均數(shù)交給主機電腦。所有的數(shù)據(jù)(包含平均數(shù))都會逐個的用軌跡表示出來，從而減少噪聲，讓數(shù)據(jù)更接近目標數(shù)據(jù)。下圖顯示了PCIe-9852的數(shù)據(jù)平均模式在數(shù)據(jù)采集和降噪方面的對比結(jié)果。