基于CPLD的串并轉(zhuǎn)換和高速USB通信設(shè)計(jì)
摘要:CPLD可編程技術(shù)具有功能集成度高、設(shè)計(jì)靈活、開發(fā)周期短、成本低等特點(diǎn)。介紹基于ATMEL 公司的CPLD芯片ATF1508AS設(shè)計(jì)的串并轉(zhuǎn)換和高速USB及其在高速高精度數(shù)據(jù)采集系統(tǒng)中的應(yīng)用。
本文引用地址:http://butianyuan.cn/article/262878.htm關(guān)鍵詞:CPLD 串并轉(zhuǎn)換 USB
可編程邏輯器件(PLD)是20世紀(jì)70年代在ASIC設(shè)計(jì)的基礎(chǔ)上發(fā)展起來(lái)的一種劃時(shí)代的新型邏輯器件。自PLD器件問(wèn)世以來(lái),制造工藝上采用TTL、CMOS、ECL及靜態(tài)RAM技術(shù),器件類型有PROM、EPROM、 E2PROM、FPLA、PAL、GAL、PML及LCA等。PLD在性能和規(guī)模上的發(fā)展,主要依賴于制造工藝的不斷改進(jìn),高密度PLD是VLSI集成工藝高度發(fā)展的產(chǎn)物。80年代末,美國(guó)ALTERA和XILINX公司采用EECMOS工藝,分別推出大規(guī)模和超大規(guī)模的復(fù)雜可編程邏輯器件(CPLD)和現(xiàn)場(chǎng)可編程邏輯門陣列器件(FPGA)。這種芯片在達(dá)到高集成度的同時(shí),所具有的應(yīng)用靈活性和多組態(tài)功能是以往的LSI/VLSI電路無(wú)法比擬的。自從跨入90年代以來(lái),可編程邏輯器件CPLD/FPGA得到了飛速發(fā)展,向高集成度、高速度和低價(jià)位方向不斷邁進(jìn);不僅具有電擦除特性,而且出現(xiàn)了邊緣掃描及在線編程等高級(jí)特性;其應(yīng)用領(lǐng)域不斷擴(kuò)大,可用于狀態(tài)機(jī)、同步、譯碼、解碼、計(jì)數(shù)、總線接口、串并轉(zhuǎn)換等很多方面,而且在信號(hào)處理領(lǐng)域的應(yīng)用也活躍起來(lái)。使用CPLD可以提高系統(tǒng)集成度、降低噪聲、增強(qiáng)系統(tǒng)可靠性并降低成本。
本文主要介紹ATMEL公司的CPLD芯片ATF1508AS的特點(diǎn)及應(yīng)用。ATF1508AS是利用ATMEL成熟的電擦除技術(shù)實(shí)現(xiàn)的高性能、高密度的復(fù)雜可編程邏輯器件(CPLD),與ALTERA公司的EPM7000系列引腳完全兼容;可以將EPM7000的POF文件轉(zhuǎn)換為適合ATF1508AS的工業(yè)標(biāo)準(zhǔn)JEDEC編程文件,下載到ATF1508AS芯片中。
1 ATF1508AS的特點(diǎn)
ATF1508AS是利用ATMEL成熟的電擦除技術(shù)實(shí)現(xiàn)的高性能、高密度的復(fù)雜可編程邏輯器件(CPLD)。它有128個(gè)邏輯宏單元和最大100個(gè)輸入,能很容易地集成一系列TTL、SSI、MSI、LSI和傳統(tǒng)PLD的邏輯功能。ATF1508AS的增強(qiáng)型路由開關(guān)矩陣增加了可用的門數(shù)和設(shè)計(jì)改變時(shí)引腳鎖定的成功率,這是非常重要的。ATF1508AS有96個(gè)雙向I/O引腳和4個(gè)輸入引腳。這4個(gè)輸入引腳也可以用于全局控制信號(hào)、全局寄存器時(shí)鐘、全局復(fù)位和全局輸出允許。
128個(gè)宏單元中的每一個(gè)都產(chǎn)生一個(gè)隱藏的反饋回路到全局總線,每一個(gè)輸入引腳、I/O引腳也都匯入全局總線。每個(gè)邏輯塊的開關(guān)矩陣從全局總線中選擇 40個(gè)獨(dú)立的信號(hào),每一個(gè)宏單元也產(chǎn)生一個(gè)返送邏輯項(xiàng)到局部總線。宏單元之間的級(jí)聯(lián)邏輯可以快速有效地實(shí)現(xiàn)復(fù)雜的邏輯功能。ATF1508AS包括八個(gè)這樣的邏輯鏈,每一個(gè)都能通過(guò)扇入最多40個(gè)乘積項(xiàng)實(shí)現(xiàn)邏輯項(xiàng)求和。
ATF1508AS是在系統(tǒng)編程(ISP)器件。它用工業(yè)標(biāo)準(zhǔn)的4腳JTAG接口(IEEE標(biāo)準(zhǔn)1149.1),完全與 JTAG的邊界掃描描述語(yǔ)言(BSDL)兼容。ISP允許器件不用從印刷電路板上拿走就可編程;除簡(jiǎn)化生產(chǎn)流程外,ISP也允許通過(guò)軟件進(jìn)行設(shè)計(jì)修改。
ATF1508AS的引腳保持電路提供對(duì)所有輸入和I/O引腳的設(shè)置。當(dāng)任何引腳驅(qū)動(dòng)到高電平或低電平,緊接著引腳被懸空時(shí),引腳將保持先前的高電平或低電平狀態(tài)。這種電路防止沒有用到的輸入和I/O線懸空而成為中間的電壓值,這會(huì)導(dǎo)致不必要的功耗和系統(tǒng)噪聲。引腳保持電路去除了對(duì)外部上拉電阻的需要和直流功耗。
ATF1508AS的加密特性可以保護(hù)ATF1508AS的設(shè)計(jì)內(nèi)容。兩個(gè)字節(jié)(16位)的用戶信號(hào)可被用戶存取,能存放工程名、部件號(hào)、版本或日期等,而且用戶信號(hào)的存取不受加密熔絲的狀態(tài)影響。
ATF1508AS具有上電復(fù)位特性。在上電期間,所有的I/O引腳將為三態(tài),直到VCC到達(dá)上電電壓,這樣可防止在上電期間發(fā)生總線競(jìng)爭(zhēng)。ATF1508AS的寄存器設(shè)計(jì)成在上電時(shí)復(fù)位,從VCC上升到VRST后的微小的延時(shí),所有的寄存器將復(fù)位到低電平,輸出狀態(tài)要根據(jù)緩沖器的極性設(shè)置。這種特性對(duì)于狀態(tài)機(jī)的初始化是比較關(guān)鍵的。
2 ATF1508AS的宏單元
ATF1508AS的宏單元如圖1所示。它的宏單元非常靈活,足以支持高復(fù)雜邏輯功能并且高速工作。宏單元包括五個(gè)部分:乘積項(xiàng)和乘積項(xiàng)選擇多路復(fù)用器、或/異或/級(jí)聯(lián)邏輯、觸發(fā)器、輸出選擇和使能、邏輯陣列輸入。沒有用到的宏單元可由編譯器禁止以降低功耗。
(1)乘積項(xiàng)和乘積項(xiàng)選擇矩陣
每一個(gè)宏單元有5個(gè)乘積項(xiàng),每個(gè)乘積項(xiàng)作為它的輸入從全局總線和局部總線接收所有信號(hào)。乘積項(xiàng)選擇矩陣(PTMUX)按需分配這5個(gè)乘積項(xiàng)到宏單元的邏輯門,也負(fù)責(zé)分配控制信號(hào)。乘積項(xiàng)選擇矩陣的編程是由設(shè)計(jì)編譯器決定的,編譯器將選擇優(yōu)化的宏單元配置。
(2)或/異或/級(jí)聯(lián)邏輯
ATF1508AS的邏輯結(jié)構(gòu)是為有效地支持所有的邏輯而設(shè)計(jì)的。在一個(gè)宏單元內(nèi),所有的乘積項(xiàng)可以被布進(jìn)或門,產(chǎn)生一個(gè)5輸入的與/或求和項(xiàng)。通過(guò)鄰近的宏單元扇入額外的乘積項(xiàng),可以擴(kuò)展到40個(gè)乘積項(xiàng)而只有很小的延時(shí)。宏單元的異或門允許有效地實(shí)現(xiàn)比較和算術(shù)功能,其中異或門的一個(gè)輸入來(lái)自或運(yùn)算的求和項(xiàng),另一個(gè)輸入可以是一個(gè)乘積項(xiàng)或一個(gè)固定的高電平或低電平。對(duì)于組合邏輯輸出,固定電平允許極性選擇;對(duì)于時(shí)序邏輯,固定電平允許利用反演規(guī)則(摩根定律的推論)化簡(jiǎn)乘積項(xiàng)。異或門也可以用于仿真T型和JK型觸發(fā)器。
(3)觸發(fā)器
ATF1508AS的觸發(fā)器有非常靈活的數(shù)據(jù)和控制功能。觸發(fā)器的輸入可以來(lái)自于異或門、一個(gè)單獨(dú)的乘積項(xiàng)或直接由I/O口輸入。選擇單獨(dú)的乘積項(xiàng)允許在一個(gè)組合邏輯輸出宏單元內(nèi)生成一個(gè)隱藏的寄存器反饋(這個(gè)特性是由fitter軟件自動(dòng)實(shí)現(xiàn)的)。除D、T、JK和SR類型外,ATF1508AS的觸發(fā)器還可配置為鎖存器。在這種模式中,當(dāng)時(shí)鐘為高時(shí),數(shù)據(jù)通過(guò);當(dāng)時(shí)鐘為低時(shí),數(shù)據(jù)鎖存。
時(shí)鐘信號(hào)可以是全局CLK信號(hào)(GCK)和一個(gè)單獨(dú)的乘積項(xiàng)。觸發(fā)器在時(shí)鐘的上升沿改變狀態(tài)。當(dāng)GCK信號(hào)作為時(shí)鐘信號(hào)時(shí),宏單元的一個(gè)乘積項(xiàng)可以選擇作為時(shí)鐘允許信號(hào)。當(dāng)使用時(shí)鐘使能功能時(shí),使能信號(hào)(乘積項(xiàng))為低時(shí),所有的時(shí)鐘邊沿將被忽略。觸發(fā)器的異步復(fù)位信號(hào)(AR)可以是全局復(fù)位信號(hào)(GCLEAR)、一個(gè)乘積項(xiàng)或不使用。AR也可以是GCLEAR和一個(gè)乘積項(xiàng)的邏輯或輸出。異步置位信號(hào)(AP)可以是一個(gè)乘積項(xiàng)或不使用。
(4)輸出選擇和使能
ATF1508AS宏單元的輸出可以選擇為寄存器型和組合型。隱藏的反饋信號(hào)可以是組合或寄存器信號(hào)而不管輸出是組合型還是寄存器型。輸出使能多路復(fù)用器(MOE)控制輸出使能信號(hào)。如果是簡(jiǎn)單的輸出操作,任何緩沖器都可以永久使能。如果引腳用作輸入,緩沖器也可以永久禁止。在這種配置下,所有的宏單元資源仍然可用,包括隱藏的反饋信號(hào)、擴(kuò)展器和級(jí)聯(lián)邏輯。每一個(gè)宏單元的輸出使能信號(hào)都可以選擇一個(gè)全局輸出使能信號(hào)。該器件有6 個(gè)全局輸出使能信號(hào)(OE)。
上拉電阻相關(guān)文章:上拉電阻原理
評(píng)論