新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA的高速訪問(wèn)USB設(shè)備設(shè)計(jì)

基于FPGA的高速訪問(wèn)USB設(shè)備設(shè)計(jì)

作者: 時(shí)間:2014-09-24 來(lái)源:網(wǎng)絡(luò) 收藏

  摘要:針對(duì)訪問(wèn)設(shè)備存在傳輸速率低、資源消耗大、開(kāi)發(fā)復(fù)雜的缺點(diǎn),提出了一種將ARM處理器與相結(jié)合實(shí)現(xiàn)高速訪問(wèn)設(shè)備的方案。該方案利用ARM處理器的 Host讀取USB設(shè)備數(shù)據(jù)井緩存于高速內(nèi)存,采用乒乓機(jī)制通過(guò)SRAM接口將數(shù)據(jù)傳給。經(jīng)測(cè)試,數(shù)據(jù)傳輸速率可以達(dá)到48 Mbps。該方案具有開(kāi)發(fā)難度小,資源占用率低和傳輸速率高的特點(diǎn),適合于FPGA高速讀取大量外部數(shù)據(jù)。

本文引用地址:http://butianyuan.cn/article/263272.htm

  引言

  目前FPGA通過(guò)USB接口獲取USB設(shè)備中數(shù)據(jù)的方案大致分為兩大類(lèi),一類(lèi)為在FPGA內(nèi)部實(shí)現(xiàn)USB設(shè)備控制,另一類(lèi)為在FPGA外部實(shí)現(xiàn)USB設(shè)備控制。在FPGA內(nèi)部實(shí)現(xiàn)的方案需要在FPGA內(nèi)部實(shí)現(xiàn)USB控制器,在內(nèi)部實(shí)現(xiàn)或者外接USB收發(fā)器。該方案的實(shí)現(xiàn)具有較大難度,同時(shí)由于USB協(xié)議和文件系統(tǒng)都相當(dāng)復(fù)雜,需要使用相當(dāng)多的FPGA資源,因此完全不能滿足快速開(kāi)發(fā)和低FPGA資源占用率的要求。在FPGA外部實(shí)現(xiàn)的方案通常使用單芯片的USB解決方案,典型的方案有兩種:一種是集成了USB控制器和USB收發(fā)器,但需自行實(shí)現(xiàn)文件系統(tǒng),如美國(guó)Cypress公司的CY7C67300;另一種是實(shí)現(xiàn)了包括文件系統(tǒng)在內(nèi)的所有USB讀取U盤(pán)所需的軟硬件,只需要FPGA發(fā)送命令進(jìn)行控制即可實(shí)現(xiàn)讀取U盤(pán),如南京沁恒電子的。在這兩類(lèi)方案中,CY7C67300集成度高,但其只支持USB 1.1,傳輸速率較低;同時(shí)需要FPGA對(duì)其進(jìn)行配置和控制及實(shí)現(xiàn)文件系統(tǒng),F(xiàn)PGA端的開(kāi)發(fā)量較大。支持USB2.0接口,是一個(gè)真正的單芯片解決方案;但只支持FAT16/32文件系統(tǒng),不支持NTFS文件系統(tǒng),無(wú)法讀取大于4 GB的大文件。另外,CH376需要FPGA進(jìn)行配置和控制,因此需要實(shí)現(xiàn)CH376的控制邏輯并占用一定的FPGA資源。

  由于現(xiàn)有方案均存在數(shù)據(jù)傳輸速率低、FPGA開(kāi)發(fā)量大的缺點(diǎn),本文提出了一種使用ARM+FPGA的方案,通過(guò)ARM處理器讀取USB設(shè)備數(shù)據(jù)并傳輸給FPGA,從而實(shí)現(xiàn)FPGA從USB設(shè)備獲取數(shù)據(jù)。該方案既能達(dá)到較高的數(shù)據(jù)傳輸速率,又能降低FPGA開(kāi)發(fā)量,同時(shí)還具有很高的靈活性。

  1 系統(tǒng)設(shè)計(jì)

  本方案的系統(tǒng)設(shè)計(jì)如圖1所示。該系統(tǒng)由ARM處理器、FPGA和USB設(shè)備構(gòu)成,F(xiàn)PGA通過(guò)內(nèi)部開(kāi)辟的異步RAM空間接收數(shù)據(jù),ARM處理器負(fù)責(zé)將USB設(shè)備中數(shù)據(jù)通過(guò)并行總線轉(zhuǎn)發(fā)給FPGA,USB設(shè)備支持常見(jiàn)的U盤(pán)、照相機(jī)、移動(dòng)硬盤(pán)等支持USB接口的從設(shè)備。本設(shè)計(jì)還將ARM處理器的兩個(gè)引腳與FPGA的通信。指令線用于ARM向FPGA發(fā)送準(zhǔn)備進(jìn)行數(shù)據(jù)傳輸?shù)闹噶?響應(yīng)線用于FPGA在接收到ARM的通知并準(zhǔn)備好后響應(yīng)ARM。與FPGA相連的DDR存儲(chǔ)器用于高速緩存大量圖像數(shù)據(jù),支持常見(jiàn)的DDR、DDR2和DDR3等類(lèi)型。



  1.1 ARM處理器選擇

  本方案選用的ARM處理器為韓國(guó)三星公司的S5PV210。S5PV210是一款基于ARM Cortex—A8內(nèi)核的RSIC處理器,該芯片擁有強(qiáng)大的計(jì)算能力、豐富的內(nèi)部資源和外部接口,主頻高達(dá)1 GHz,同時(shí)它還擁有優(yōu)化的外部存儲(chǔ)器接口。外部存儲(chǔ)器接口為異步接口,時(shí)鐘頻率為133MHz,位寬為16位,具有完善且可調(diào)的時(shí)序控制功能,可用于連接ROM、SRAM、oneNAND、NAND Flash等多種存儲(chǔ)器,能滿足在高端通信服務(wù)中的數(shù)據(jù)帶寬要求。本方案使用這個(gè)接口完成數(shù)據(jù)從ARM處理器到FPGA的高速傳輸。

  1.2 ARM與FPGA接口設(shè)計(jì)

  本方案將FPGA異步RAM連接在ARM處理器的XM0內(nèi)存總線上,作為一個(gè)位寬為16位的SRAM使用,其對(duì)應(yīng)的硬件地址為0x10000000到0x1000 1002,共4 098字節(jié)。由于異步RAM的位寬為16位,故只需使用地址線ADDR 1~ADDR 13。指令線連接ARM處理器的GPIO引腳,方向?yàn)檩敵?,高電平有效。響?yīng)線連接ARM處理器的中斷引腳,方向?yàn)檩斎?,上升沿有效?/p>

  1.3 軟件設(shè)計(jì)

  在本方案中,ARM處理器以幀為單位向FPGA傳輸數(shù)據(jù)。每幀長(zhǎng)度為4 098字節(jié),其中,幀頭長(zhǎng)度為2字節(jié),數(shù)據(jù)長(zhǎng)度為4 096字節(jié)。幀格式如圖2所示。



  幀類(lèi)型的取值為:此幀不是最后幀為00,此幀是最后幀則為11。幀長(zhǎng)度為幀數(shù)據(jù)的長(zhǎng)度,以字節(jié)為單位。

  本方案所設(shè)計(jì)的軟件分為兩個(gè)部分一一驅(qū)動(dòng)程序和應(yīng)用程序,軟件總體框圖如圖3所示。驅(qū)動(dòng)程序在Linux系統(tǒng)中注冊(cè)硬件并提供控制硬件的功能函數(shù),以供應(yīng)用程序調(diào)用。應(yīng)用程序使用驅(qū)動(dòng)程序提供的功能函數(shù)控制硬件,完成整個(gè)傳輸過(guò)程。軟件總體流程圖如圖4所示。



  1.3.1 驅(qū)動(dòng)程序設(shè)計(jì)

  本方案涉及3種驅(qū)動(dòng)程序:USB驅(qū)動(dòng)程序、文件系統(tǒng)驅(qū)動(dòng)程序和FPGA驅(qū)動(dòng)程序。

  Linux系統(tǒng)有豐富完善的USB設(shè)備和文件系統(tǒng)支持。本方案使用Linux系統(tǒng)中自帶的USB Mass Storage驅(qū)動(dòng)程序和文件系統(tǒng)驅(qū)動(dòng)程序,自行編寫(xiě)FPGA驅(qū)動(dòng)程序。FPGA驅(qū)動(dòng)程序基于Linux系統(tǒng)字符設(shè)備驅(qū)動(dòng)程序模型進(jìn)行編寫(xiě)。FPGA驅(qū)動(dòng)程序的主要函數(shù)有初始化函數(shù)init()、寫(xiě)入中斷服務(wù)函數(shù)write_int()、寫(xiě)入函數(shù)write()。

  初始化函數(shù)init()首先將FPGA異步RAM對(duì)應(yīng)的硬件地址0x10000000~0x10001002映射為L(zhǎng)inux系統(tǒng)中的內(nèi)存虛擬地址A到A+4098(設(shè)映射的內(nèi)存虛擬地址起始為A),實(shí)現(xiàn)在Linux系統(tǒng)中直接向異步RAM寫(xiě)入數(shù)據(jù)。然后,設(shè)置指令線、響應(yīng)線所對(duì)應(yīng)的寄存器。將指令線的方向設(shè)置為輸出,并輸出低電平;響應(yīng)線的方向設(shè)置為中斷輸入。最后,函數(shù)將響應(yīng)線中斷服務(wù)函數(shù)設(shè)置為write_int()。

  寫(xiě)入函數(shù)write()與寫(xiě)入中斷服務(wù)函數(shù)write_int()配合,完成一次數(shù)據(jù)傳輸:

  ①當(dāng)應(yīng)用程序調(diào)用寫(xiě)入函數(shù)后,函數(shù)首先設(shè)置指令線為高電平指示FPGA準(zhǔn)備傳輸數(shù)據(jù),然后將驅(qū)動(dòng)程序置于休眠狀態(tài),等待喚醒。

  ②FPGA收到指令后判斷現(xiàn)在能否傳輸數(shù)據(jù),如果能,則在中斷線上發(fā)送一個(gè)上升沿。ARM處理器捕捉到該上升沿后,調(diào)用write_int(),喚醒驅(qū)動(dòng)程序。

 ?、垓?qū)動(dòng)程序被喚醒后,繼續(xù)執(zhí)行write()。write()函數(shù)首先根據(jù)應(yīng)用程序提供的參數(shù)生成幀頭,并將幀頭寫(xiě)入地址ADDR和ADDR+1,完成幀頭的傳輸。隨后將數(shù)據(jù)寫(xiě)入地址ADDR+2及其后的地址,完成數(shù)據(jù)的傳輸。

linux操作系統(tǒng)文章專(zhuān)題:linux操作系統(tǒng)詳解(linux不再難懂)

fpga相關(guān)文章:fpga是什么


linux相關(guān)文章:linux教程



上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: FPGA USB CH376

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉