高增益高線性度CMOS偶次諧波混頻器設(shè)計(jì)

　　1. 4 其他設(shè)計(jì)考慮

　　根據(jù)參考文獻(xiàn) ， 我們?cè)陔娐吩O(shè)計(jì)過(guò)程中做了以下考慮。從轉(zhuǎn)換增益考慮， △VLO必須較小， 而 βRFN和 βRFP必須較大。當(dāng) βRFN和βRFP大到一定程度時(shí)， MRFN 和MR FP 將進(jìn)入弱反型區(qū)， 當(dāng)MRFN和MRFP都處于弱反型區(qū)時(shí)， 轉(zhuǎn)換增益將會(huì)急速增加， 但是同時(shí)， 線性度將急劇惡化。幸運(yùn)的是， 我們可以通過(guò)增加LO 的功率來(lái)同時(shí)提高轉(zhuǎn)換增益和線性度。

　　這與吉爾伯特混頻器有所不同， 對(duì)于吉爾伯特結(jié)構(gòu)來(lái)說(shuō)， 增加LO功率只能使轉(zhuǎn)換增益增加， 但是線性度會(huì)惡化。所以在設(shè)計(jì)過(guò)程中， 必須考慮使用適當(dāng)?shù)腖O 功率和△VLO， 電流復(fù)用對(duì)晶體管的尺寸和偏置要折中。我們可以設(shè)置偏置， 使△VLO處于弱反型區(qū)來(lái)得到低功耗， 同時(shí)從電流復(fù)用對(duì)上補(bǔ)償線性度，并通過(guò)設(shè)置合適的LO功率得到適當(dāng)?shù)霓D(zhuǎn)換增益。

　　2 電路仿真

　　本文混頻器電路設(shè)計(jì)基于SM IC0. 18 m 標(biāo)準(zhǔn)CMOS工藝庫(kù)， 運(yùn)用ADS進(jìn)行了仿真?；祛l器工作在1. 8 V 電源電壓下， 射頻輸入頻率1. 575 GH z， 功率為- 30 dBm; 本振頻率789. 5 MH z， 功率為- 5 dBm。

　　圖4給出了轉(zhuǎn)換增益和三階交調(diào)截至點(diǎn)( IIP3)隨本振信號(hào)功率和射頻信號(hào)功率變化曲線。圖4( a)顯示了固定射頻信號(hào)為- 30 dBm， 本振信號(hào)功率為- 5 dBm時(shí)轉(zhuǎn)換增益達(dá)最大為20. 848 dB; 本振信號(hào)功率從- 8 dBm到- 5 dBm， IIP3緩慢增加到- 3 dBm， 然后開(kāi)始下降。圖4 ( b) 顯示了固定本振信號(hào)功率為- 5 dBm， 轉(zhuǎn)換增益在射頻輸入信號(hào)大于- 20 dBm 時(shí)開(kāi)始下降， IIP3在- 11 dBm 到- 2. 297 dBm 波動(dòng)。仿真結(jié)果顯示， 該混頻器具有高增益、高線性度的優(yōu)點(diǎn)。

　　增益和IIP3隨本振功率和射頻功率變化的曲線

　　圖4 增益和IIP3隨本振功率和射頻功率變化的曲線

　　表1給出了本設(shè)計(jì)的仿真結(jié)果與近期發(fā)表的論文中混頻器電路結(jié)果的比較， 可以看到， 該混頻器電路在轉(zhuǎn)換增益和線性度上具有一定的優(yōu)勢(shì)。

　　表1 混頻器性能總結(jié)與比較

　　混頻器性能總結(jié)與比較

　　設(shè)計(jì)的混頻器版圖用C adence進(jìn)行了繪制， 如圖5所示。面積為0. 751mm 0. 88mm。

　　混頻器版圖設(shè)計(jì)

　　圖5 混頻器版圖設(shè)計(jì)

　　3 總結(jié)

　　本文采用電流復(fù)用和偶次諧波技術(shù)設(shè)計(jì)了CMOS偶次諧波混頻器， 經(jīng)過(guò)對(duì)電路優(yōu)化設(shè)計(jì)， 仿真結(jié)果表明， 該拓?fù)浣Y(jié)構(gòu)具有高轉(zhuǎn)換增益、高線性度、低功耗的優(yōu)點(diǎn)， 在便攜式無(wú)線通信系統(tǒng)中具有較好的應(yīng)用前景。