高增益高線性度CMOS偶次諧波混頻器設計

　　1. 4 其他設計考慮

　　根據(jù)參考文獻 ， 我們在電路設計過程中做了以下考慮。從轉換增益考慮， △VLO必須較小， 而 βRFN和 βRFP必須較大。當 βRFN和βRFP大到一定程度時， MRFN 和MR FP 將進入弱反型區(qū)， 當MRFN和MRFP都處于弱反型區(qū)時， 轉換增益將會急速增加， 但是同時， 線性度將急劇惡化。幸運的是， 我們可以通過增加LO 的功率來同時提高轉換增益和線性度。

　　這與吉爾伯特混頻器有所不同， 對于吉爾伯特結構來說， 增加LO功率只能使轉換增益增加， 但是線性度會惡化。所以在設計過程中， 必須考慮使用適當?shù)腖O 功率和△VLO， 電流復用對晶體管的尺寸和偏置要折中。我們可以設置偏置， 使△VLO處于弱反型區(qū)來得到低功耗， 同時從電流復用對上補償線性度，并通過設置合適的LO功率得到適當?shù)霓D換增益。

　　2 電路仿真

　　本文混頻器電路設計基于SM IC0. 18 m 標準CMOS工藝庫， 運用ADS進行了仿真。混頻器工作在1. 8 V 電源電壓下， 射頻輸入頻率1. 575 GH z， 功率為- 30 dBm; 本振頻率789. 5 MH z， 功率為- 5 dBm。

　　圖4給出了轉換增益和三階交調截至點( IIP3)隨本振信號功率和射頻信號功率變化曲線。圖4( a)顯示了固定射頻信號為- 30 dBm， 本振信號功率為- 5 dBm時轉換增益達最大為20. 848 dB; 本振信號功率從- 8 dBm到- 5 dBm， IIP3緩慢增加到- 3 dBm， 然后開始下降。圖4 ( b) 顯示了固定本振信號功率為- 5 dBm， 轉換增益在射頻輸入信號大于- 20 dBm 時開始下降， IIP3在- 11 dBm 到- 2. 297 dBm 波動。仿真結果顯示， 該混頻器具有高增益、高線性度的優(yōu)點。

　　增益和IIP3隨本振功率和射頻功率變化的曲線

　　圖4 增益和IIP3隨本振功率和射頻功率變化的曲線

　　表1給出了本設計的仿真結果與近期發(fā)表的論文中混頻器電路結果的比較， 可以看到， 該混頻器電路在轉換增益和線性度上具有一定的優(yōu)勢。

　　表1 混頻器性能總結與比較

　　混頻器性能總結與比較

　　設計的混頻器版圖用C adence進行了繪制， 如圖5所示。面積為0. 751mm 0. 88mm。

　　混頻器版圖設計

　　圖5 混頻器版圖設計

　　3 總結

　　本文采用電流復用和偶次諧波技術設計了CMOS偶次諧波混頻器， 經(jīng)過對電路優(yōu)化設計， 仿真結果表明， 該拓撲結構具有高轉換增益、高線性度、低功耗的優(yōu)點， 在便攜式無線通信系統(tǒng)中具有較好的應用前景。