ISE時(shí)序約束筆記2——Global Timing Constraints

　　問(wèn)題思考

　　單一的全局約束可以覆蓋多延時(shí)路徑

　　如果箭頭是待約束路徑，那么什么是路徑終點(diǎn)呢?

　　所有的寄存器是否有一些共同點(diǎn)呢?

　　問(wèn)題解答

　　什么是路徑終點(diǎn)呢?

　　——FLOP1,FLOP2,FLOP3,FLOP4,FLOP5。

　　所有的寄存器是否有一些共同點(diǎn)呢?

　　——它們共享一個(gè)時(shí)鐘信號(hào)，約束這個(gè)網(wǎng)絡(luò)的時(shí)序可以同時(shí)覆蓋約束這些相關(guān)寄存器間的延時(shí)路徑。

　　周期約束

　　周期約束覆蓋由參考網(wǎng)絡(luò)鐘控的的同步單元之間的路徑延時(shí)。

　　周期約束不覆蓋的路徑有：input pads到output pads之間的路徑(純組合邏輯路徑)，input pads到同步單元之間的路徑，同步單元到output pads之間的路徑。

　　周期約束特性

　　周期約束使用最準(zhǔn)確的時(shí)序信息，使其能夠自動(dòng)的計(jì)算：

　　1. 源寄存器和目的寄存器之間的時(shí)鐘偏斜(Clock Skew)

　　2. 負(fù)沿鐘控的同步單元

　　3. 不等同占空比的時(shí)鐘

　　4. 時(shí)鐘的輸入抖動(dòng)(jitter)

　　假設(shè)：

　　1. CLK信號(hào)占空比為50%

　　2. 周期約束為10ns

　　3. 由于FF2將在CLK的下降沿觸發(fā)，兩個(gè)觸發(fā)器之間的路徑實(shí)際上將被約束為10ns的50%即5ns

　　時(shí)鐘輸入抖動(dòng)(Clock Input Jitter)

　　時(shí)鐘輸入抖動(dòng)是源時(shí)鐘的不確定性(clock uncertainty)之一

　　時(shí)鐘的不確定時(shí)間必須從以下路徑扣除：

　　——周期約束建立時(shí)間路徑

　　——OFFSET IN約束的建立時(shí)間路徑

　　時(shí)鐘的不確定時(shí)間必須添加到以下路徑中：

　　——周期約束保持時(shí)間路徑

　　——OFFSET IN約束保持時(shí)間路徑

　　——OFFSET OUT約束路徑

　　Pad-to-Pad約束

　　——不包含任何同步單元的純組合邏輯電路

　　——純組合邏輯延時(shí)路徑開(kāi)始并結(jié)束于I/O pads，所以通常會(huì)被我們遺漏而未約束