多路SDI信號單波長無損光傳輸

　　接收端先對收到的光信號進行光/電轉換，把光信號轉換成電信號，然后輸入到FPGA，通過FPGA對該高速串行信號進行解碼、時鐘恢復、解復用恢復出N×10路同步并行信號，然后經過FPGA進行碼速變換后恢復出N×10路異步并行信號;最后經并/串轉換，SDI編碼、整形恢復出N路原始的SDI信號輸出。

　　2.2 多路SDI信號電復接的技術難點

　　在上述的原理圖中，SDI信號的編解碼、時鐘提取、多路同步并行信號的FPGA復用、光/電轉換、電/光轉換等都是比較成熟的技術，實現起來基本沒有難度。主要的技術難點是多路異步數據的碼速調整、同步處理及數據還原。

　　以太網或者其他異步數據，在兩幀之間會有空閑，在對這種類型的信號進行碼速調整時我們可以通過控制、調整空閑數據的持續(xù)時間，實現對多路異步數據的碼速調整、同步處理。SDI信號數據格式見SDI碼速調整信號波形圖(圖3)中的DATA1，其數據為一幀緊接著一幀連續(xù)發(fā)送，并沒有空隙，其每位數據都是有用的，這就造成如果我們對SDI的數據長度進行增加或者減少勢必會破壞其幀結構，從而引起SDI信號傳輸出現誤碼。

　　2.3 多路SDI信號異步數據碼速調整、同步處理及數據還原的實現

　　為了實現多路異步數據的碼速調整、同步處理及數據還原，最開始擬采用簡單的FIFO緩存方式進行，其具體實現框圖如圖2。

　　圖2所示，左邊為發(fā)送端的數據碼速調整過程，SDI_27m_1、SDI_27m_N分別為每個SDI信號的FIFO的寫時鐘，TSDIDATA_27M為10位并行27MHz數據，Rdclk_30m為可編程產生的30M讀時鐘，TSDIDATA數據同與之相應的SDI_27m_N時鐘同步，各個FIFO的寫時鐘不同步的，但是讀時鐘是同一個，這樣就過經過FIFO后所有的數據都與Rdclk_30m同步，從而實現了多路異步數據的碼速調整、同步處理。由于FIFO的讀時鐘與寫時鐘不一致，為了保證FIFO不被讀空，需要對TFIFO的讀寫進行如下控制：數據寫使能恒為“1”，讀使能根據TFIFO內部的數據深度來決定，當檢測到TFIFO的A_ampty為“1”時，此時控制TFIFO的讀使能關閉并保持一段時間，以確保TFIFO不被讀空，在TFIFO的讀使能被禁止時TFIFO的輸出保持，同時DATA_valid標志置“0”。通過上述控制，所有的N×10路并行信號都與Rdclk_30m讀時鐘同步，此時就可以通過FPGA多路復用成一路高速串行數據通過光纖傳輸到接收端。