21篇利用DDS進行頻率源、信號源、及其他設(shè)計技術(shù)文獻(xiàn)
DDS同DSP(數(shù)字信號處理)一樣,是一項關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器(Direct Digital Synthesizer)的英文縮寫。與傳統(tǒng)的頻率合成器相比,DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時間等優(yōu)點,廣泛使用在電信與電子儀器領(lǐng)域,是實現(xiàn)設(shè)備全數(shù)字化的一個關(guān)鍵技術(shù)。
本文引用地址:http://butianyuan.cn/article/272871.htm基于DDS技術(shù)和單片機設(shè)計的射頻信號干擾器
文中介紹的干擾器能夠產(chǎn)生3種干擾信號:隨機干擾、點頻干擾和掃頻干擾,其中點頻干擾和掃頻干擾是基于單片機對DDS芯片AD9852的控制產(chǎn)生,整個系統(tǒng)的控制靈活、高效。
基于DDS的短波射頻頻率源設(shè)計與實現(xiàn)
本文介紹了直接數(shù)字頻率合成(DDS)的結(jié)構(gòu)和原理,并將DDS技術(shù)應(yīng)用于短波射頻通信頻率源中。實現(xiàn)了一種基于單片機+DDS可編程低噪聲頻率源,輸出信號范圍46.5~75 MHz.實驗結(jié)果表明,該頻率源具有頻率分辨率高、相位噪聲低等優(yōu)點,滿足短波射頻通信系統(tǒng)對頻率源的設(shè)計要求。
基于FPGA+DDS的正弦信號發(fā)生器的設(shè)計
基于FPGA的設(shè)計相對于專用DDS芯片,可使電路設(shè)計更加靈活、提高系統(tǒng)的可靠性、縮短設(shè)計周期、降低成本。所以,采用FPGA設(shè)計的DDS系統(tǒng)具有很高的性價比。
石英晶體測試系統(tǒng)中DDS信號源設(shè)計
針對π網(wǎng)絡(luò)石英晶體參數(shù)測試系統(tǒng),采用以STM32F103ZET6型ARM為MCU控制DDS產(chǎn)生激勵信號。該測試系統(tǒng)相對于傳統(tǒng)的PC機測試系統(tǒng)具有設(shè)備簡單、操作方便,較之普通單片機測試系統(tǒng)又具有資源豐富、運算速度更快等優(yōu)點。
基于DDS技術(shù)的波形發(fā)生器設(shè)計與仿真
本文介紹了DDS的基本原理,同時針對DDS波形發(fā)生器的FPGA實現(xiàn)進行了簡要介紹,利用SignalTapII嵌入式邏輯分析儀對正弦波、三角波、方波、鋸齒波進行仿真驗證。
基于FPGA和虛擬儀器的DDS信號發(fā)生器設(shè)計
將虛擬儀器技術(shù)同F(xiàn)PGA技術(shù)結(jié)合,設(shè)計了一個頻率可控的DDS任意波形信號發(fā)生器。在闡述直接數(shù)字頻率合成技術(shù)的工作原理、電路構(gòu)成的基礎(chǔ)上,分別介紹了上位機虛擬儀器監(jiān)控面板的功能和結(jié)構(gòu),以及實現(xiàn)DDS功能的下位機FPGA器件各模塊化電路的作用。
基于FPGA和虛擬儀器的DDS信號發(fā)生器的設(shè)計與實現(xiàn)
文中的主要內(nèi)容是采用FPGA 結(jié)合虛擬儀器技術(shù),進行DDS 信號發(fā)生器的開發(fā)。
基于DDS IP核及Nios II的可重構(gòu)信號源設(shè)計
本文以全數(shù)字頻率合成技術(shù)——直接數(shù)字頻率合成技術(shù)(DDS)為理論依據(jù),利用先進的片上可編程技術(shù)在一塊FPGA芯片上實現(xiàn)了DDS IP核功能,并將該DDS IP核與Nios II處理器核以及其它外設(shè)封裝到一起,做成一個片上系統(tǒng),大大簡化了電路的設(shè)計難度。
基于ARM的DDS信號發(fā)生器人機交互系統(tǒng)設(shè)計
本文以Hynix公司生產(chǎn)的HMS30C7202工業(yè)級處理器作為控制器,以矩陣鍵盤作為輸入設(shè)備,以AMPIRE公司生產(chǎn)的AM-320240LTNQW-00H TFT LCD顯示屏作為顯示輸出設(shè)備,研究設(shè)計了相應(yīng)的硬件電路與顯示驅(qū)動程序,在此基礎(chǔ)上完成了人機交互中英文顯示系統(tǒng)的設(shè)計。
基于DSP和DDS技術(shù)的氣體濃度檢測系統(tǒng)
本文提出一種基于ADSP-BF531為核心,集DDS和A/D采樣芯片于一體的氣體濃度檢測系統(tǒng)。該系統(tǒng)針對結(jié)構(gòu)性微氣體傳感器,充分利用了DDS信號源頻率、相位穩(wěn)定可控的特點和DSP芯片強大的控制能力和高速的數(shù)據(jù)處理能力,具有硬件簡單,成本低,可靠性高,通用性好等優(yōu)點。
本設(shè)計采用PC+ARM+DSP+DDS的體系結(jié)構(gòu)。PCM機對目標(biāo)及環(huán)境進行建模、運算,生成雷達(dá)中頻信號仿真數(shù)據(jù)庫,DSP根據(jù)模擬的雷達(dá)實時狀態(tài)及目標(biāo)、環(huán)境的實時特性,進行數(shù)據(jù)調(diào)度、運算和處理,最后形成控制DDS所需的調(diào)幅、調(diào)相、調(diào)頻等控制字,通過DDS產(chǎn)生雷達(dá)中頻模擬信號。
本文的主要研究工作是設(shè)計一個基于PC 的電子紙屏幕測試系統(tǒng),動態(tài)配置屏幕驅(qū)動控制參數(shù),對屏幕顯示效果進行調(diào)節(jié),達(dá)到測試的目的。電子紙屏幕種類眾多,本文研究的電子紙為有源矩陣驅(qū)動的電泳電子紙。
本文針對射頻短波通信系統(tǒng)中的頻率源要求,分析了整個頻率源的實現(xiàn)方法。搭建了單片機+DDS的實現(xiàn)方法,采用具有雜散抑制通道的新型DDS芯片AD9912,時鐘輸入采用外部低雜散高性能的PLL信號,增加外部環(huán)路濾波網(wǎng)絡(luò),有效提高了輸出信號的質(zhì)量。
DSP和DDS的三維感應(yīng)測井高頻信號源實現(xiàn)
本文采用數(shù)字直接合成技術(shù),采用專用集成芯片AD9834作為信號產(chǎn)生模塊,由ADSP21992來作為控制器來完成整個系統(tǒng)的設(shè)計。利用此方法不僅克服了外搭分立元件的干擾,而且AD9834內(nèi)部有D/A轉(zhuǎn)換器,縮小了信號源的體積,從而滿足了測井儀器的要求。
在FPGA硬件平臺下設(shè)計基于DDS的跳頻信號產(chǎn)生系統(tǒng),不僅實現(xiàn)了大量數(shù)據(jù)快速運算,提高了仿真的速度,而且可以靈活、重復(fù)地對系統(tǒng)的參數(shù)進行優(yōu)化配置,便于提高跳頻系統(tǒng)的性能。本文所設(shè)計的DDS,結(jié)構(gòu)簡單、硬件資源占用率少,且產(chǎn)生頻率相對準(zhǔn)確。
該方案由于采用了不同于常規(guī)LCR 電橋的原理,非常適合微小電感的測量,即使對于射頻領(lǐng)域使用的微小電感也可以精確測量。其測試結(jié)果與采用網(wǎng)絡(luò)分析儀測試的結(jié)果十分接近,基本可以滿足大多數(shù)應(yīng)用場合。
筆者采用AD公司的AD9834型DDS實現(xiàn)掃頻信號合成,同時,考慮到信號的高速頻率變化特點,需使用數(shù)字信號處理器(DSP)對AD9834進行控制。筆者采用TI公司的TMS320VC5410型數(shù)字信號處理器(以下簡稱C5410)。下面介紹這些器件的特點及電路實現(xiàn)方法。
以DDS為參考的PLL在電臺設(shè)計中的應(yīng)用
本文將介紹DDS和PLL的工作原理,并結(jié)合一電臺(工作頻率2 MHz~500 MHz)的設(shè)計,給出DDS做參考的PLL頻率合成器的設(shè)計方案。
本系統(tǒng)采用DDS技術(shù)來完成任意波形發(fā)生器設(shè)計。該信號發(fā)生器具有頻率分辨率高,頻率轉(zhuǎn)換速度快、信號純度高、產(chǎn)生信號種類多等優(yōu)點。可廣泛應(yīng)用于通信系統(tǒng)、自動控制系統(tǒng)、儀器儀表、電子對抗及遙控遙測等領(lǐng)域。
基于DDS芯片AD9850的全數(shù)控函數(shù)信號發(fā)生器的設(shè)計與實現(xiàn)
本文提出的采用DDS作為信號發(fā)生核心器件的全數(shù)控函數(shù)信號發(fā)生器設(shè)計方案,根據(jù)輸出信號波形類型可設(shè)置、輸出信號幅度和頻率可數(shù)控、輸出頻率寬等要求,選用了美國A/D公司的AD9850芯片,并通過單片機程序控制和處理AD9850的32位頻率控制字,再經(jīng)放大后加至以數(shù)字電位器為核心的數(shù)字衰減網(wǎng)絡(luò),從而實現(xiàn)了信號幅度、頻率、類型以及輸出等選項的全數(shù)字控制。
本文介紹了DDS的原理和技術(shù)特點,給出DDS在任意波形發(fā)生器中的應(yīng)用并討論了在任意波形發(fā)生器中采用DDS的優(yōu)勢和缺陷。
負(fù)離子發(fā)生器相關(guān)文章:負(fù)離子發(fā)生器原理
評論