PCB層級中時(shí)序交錯式超高速ADC解決方案

　　運(yùn)用時(shí)序交錯式類比數(shù)位轉(zhuǎn)換器(timeinterleavedADC)在每秒高達(dá)數(shù)十億次的同步取樣類比訊號是一個技術(shù)上的挑戰(zhàn)，除此之外，對於混合訊號電路的設(shè)計(jì)也需要非常謹(jǐn)慎小心?；旧?，時(shí)序交錯的目標(biāo)是利用轉(zhuǎn)換器數(shù)目與取樣頻率相乘而不影響解析度以及動態(tài)的效能。

　　本文將探討運(yùn)用時(shí)序交錯式類比數(shù)位轉(zhuǎn)換器時(shí)所出現(xiàn)的技術(shù)挑戰(zhàn)，并對此提供實(shí)用的系統(tǒng)設(shè)計(jì)解決方案。本文也將說明可以解決目前已知問題的創(chuàng)新元件的特色及設(shè)計(jì)技術(shù)。同時(shí)利用快速傅立葉轉(zhuǎn)換(FFT)計(jì)算法算出7GSPS速率及兩個轉(zhuǎn)換器晶片在「交錯解決方案」下的結(jié)果。最後將說明為達(dá)成高效能所需的時(shí)脈源及驅(qū)動放大器之支援電路圖應(yīng)用。

　　需要更高的取樣速度

　　何時(shí)以及為何增加取樣的頻率是具有優(yōu)勢的呢?有多個答案可以回答這個問題?；旧希惐葦?shù)位轉(zhuǎn)換器的取樣速度會直接影響到瞬間頻寬，因?yàn)樗查g頻寬會在取樣的瞬間被數(shù)位化。根據(jù)Nyquist與Shannon的取樣定理表示，最大允許的取樣頻寬(BW)等於取樣頻率(FS)的一半。我們可以用以下的方程式表示：

　　BW=FS/2

　　速率為3GSPS的類比數(shù)位轉(zhuǎn)換器能在一個取樣周期內(nèi)取樣15億赫茲的類比訊號頻譜。讓取樣速度加倍的同時(shí)也會讓Nyquist頻寬加倍成為30億赫茲。藉由時(shí)序交錯使取樣頻寬產(chǎn)生增加的結(jié)果對於很多應(yīng)用提供相當(dāng)?shù)闹?。舉例來說，應(yīng)用時(shí)序交錯的無線電收發(fā)機(jī)架構(gòu)就可以增加資訊訊號載波的數(shù)目，使得系統(tǒng)資料處理能力得到提升。增加取樣頻率同時(shí)也可以改善LiDAR測量系統(tǒng)(LiDAR系統(tǒng)依循飛行時(shí)間(TOF)原理而運(yùn)作)的解析度。基本上，飛行時(shí)間測量的不準(zhǔn)確度可以經(jīng)由減少有效取樣時(shí)脈周期的方式而降低。

　　數(shù)位示波器也需要較高的取樣頻率對輸入頻率(FIN)的比值，才能更精準(zhǔn)的獲得復(fù)合式類比或數(shù)位訊號。取樣頻率必須是FIN的最大值的數(shù)倍以上才能得到FIN的調(diào)和成分。舉例來說，如果在示波器取樣頻率不夠高的情況下，若較高位階的調(diào)和頻率在類比數(shù)位轉(zhuǎn)換器Nyquist頻寬的范圍之外，那麼原本的方波將會變成正弦波的形式。

　　圖1：在速率3GSPS及速率6GSPS時(shí)針對247.77百萬赫茲訊號取樣的時(shí)域測量波形圖。

　　圖1所示為示波器前端加倍取樣頻率所產(chǎn)生的優(yōu)勢。取樣類比輸入訊號中速率6GSPS的取樣波形將得以更精準(zhǔn)地呈現(xiàn)出來。許多其他的測試儀器系統(tǒng)，比方像是質(zhì)譜儀以及伽瑪射線望遠(yuǎn)鏡都是依賴較高的過度取樣與輸入頻率的比例來達(dá)成脈沖形狀的測量。

　　增加取樣頻率還可以獲得其它的優(yōu)點(diǎn)。過度取樣的訊號也能對數(shù)位濾波的過程中得到增益有所助益?；旧?，類比數(shù)位轉(zhuǎn)換器的雜訊底部擴(kuò)散涵蓋大部分的輸出頻寬。對一個固定的輸入頻寬采用兩倍的取樣頻率進(jìn)行取樣，能在動態(tài)范圍中獲得3dB的改善。而每一次對取樣頻率進(jìn)行加倍也都能讓動態(tài)范圍額外獲得3dB的改善。

　　時(shí)序交錯所面臨的挑戰(zhàn)

　　時(shí)序交錯主要面臨的挑戰(zhàn)為頻道間做取樣時(shí)脈邊緣的精確相位校準(zhǔn)，以及在積體電路之間與生俱來的制造變數(shù)補(bǔ)償?shù)膯栴}。為了能精確的與增益匹配，各個分別類比數(shù)位轉(zhuǎn)換器間的偏移量與時(shí)脈相位都將十分重要，特別是與頻率有關(guān)的參數(shù)更顯重要。除非這些參數(shù)能夠達(dá)到精確匹配，才能使動態(tài)效能與解析度得以降低。圖2所示為三個主要的錯誤來源。

　　圖2：交錯是類比數(shù)位轉(zhuǎn)換器在增益、偏移量、時(shí)序上的錯誤。

　　一般而言，雙通道交錯轉(zhuǎn)換器的系統(tǒng)需要類比數(shù)位轉(zhuǎn)換器的輸入端取樣時(shí)脈產(chǎn)生1/2個時(shí)脈周期的時(shí)間平移。然而ADC083000類比數(shù)位轉(zhuǎn)換器的架構(gòu)則使用晶片本身具備的交錯技術(shù)，并以時(shí)脈頻率相當(dāng)於取樣率一半的數(shù)值進(jìn)行運(yùn)作，也就是說使用1.5GHZ的頻率來對應(yīng)3GSPS的速率。因此對於采用兩組ADC083000類比數(shù)位轉(zhuǎn)換器的雙通道系統(tǒng)而言，類比數(shù)位轉(zhuǎn)換器輸入取樣時(shí)脈邊緣必須是1/4個時(shí)脈周期的時(shí)間平移或是與其他邊緣產(chǎn)生90°的角度平移。對於頻率1.5GHZ時(shí)脈而言，相符合的數(shù)值為166.67ps.

　　時(shí)脈訊號的線路長度可以經(jīng)由計(jì)算方式精確地得到1/4個時(shí)脈周期的相位平移。在FR-4的印刷電路板材料中，訊號可以20cm/ns的速率來傳遞，即每50ps傳遞1公分的距離。舉例來說，如果到一組類比數(shù)位轉(zhuǎn)換器的時(shí)脈路徑比另一組長3公分以上，那麼將會產(chǎn)生150ps的相位平移。要如何精確地達(dá)到額外16.67ps的時(shí)間平移將會是要面臨到的挑戰(zhàn)。

　　ADC083000類比數(shù)位轉(zhuǎn)換器具有一個整合型的時(shí)脈相位校準(zhǔn)功能，這個功能可以讓使用者在輸入取樣時(shí)脈中加入一個延遲來平移其相位以便與另外一個類比數(shù)位轉(zhuǎn)換器取樣時(shí)脈建立關(guān)聯(lián)性。類比數(shù)位轉(zhuǎn)換器的時(shí)脈相位可以經(jīng)由內(nèi)建的兩組暫存器透過SPI匯流排進(jìn)行手動校準(zhǔn)。其中的相位平移只可能發(fā)生在一個方向上來增加延遲現(xiàn)象。設(shè)計(jì)人員需要來決定這兩組分離的類比數(shù)位轉(zhuǎn)換器中的哪一組是「在前方的」，并校準(zhǔn)其相位使取樣邊緣與另一組類比數(shù)位轉(zhuǎn)換器的取樣邊緣端間產(chǎn)生90°的角度差。以提供Sub-picosecond等級的校準(zhǔn)解析度。

　　通道對通道的增益與偏移量匹配

　　在一個具備雙轉(zhuǎn)換器的交錯系統(tǒng)中，假設(shè)輸入訊號在第一Nyquist范圍內(nèi)時(shí)，因?yàn)橥ǖ涝鲆娌黄ヅ渌a(chǎn)生的錯誤電壓值會造成在FS/2–FIN與FS/4+/-FIN位置上的影像突波。一組8位元的轉(zhuǎn)換器擁有28或256個編碼。假使轉(zhuǎn)換器的完整輸入范圍是1V的峰值對峰值，LSB的大小會等於1V/256=3.9mV的數(shù)值。而我們也能精準(zhǔn)的計(jì)算出對於1/2LSB所需的增益匹配值為0.2%.

　　ADC083000類比數(shù)位轉(zhuǎn)換器的輸入端完整電壓值或增益能用9位元資料值來進(jìn)行線性及單調(diào)的校準(zhǔn)。700mVp-p的差異值可校準(zhǔn)的范圍為±20%，也就是說可校準(zhǔn)的范圍在560mVp-p到840mVp-p之間。

　　840mV–560mV=280mV

　　29=512steps.280mV/512=546.88uV

　　微調(diào)校準(zhǔn)的角度可允許超過上述的0.2%增益匹配范圍。

　　在相鄰?fù)ǖ篱g的偏移量不匹配會產(chǎn)生一個錯誤的電壓值，這將會造成在FS/2位置上的偏移量突波。由於偏移量突波是發(fā)生位於Nyquist帶的邊緣，因此雙通道系統(tǒng)的設(shè)計(jì)人員通常要規(guī)畫他們所需的系統(tǒng)頻率并將更大的心力著重於增益與相位匹配上。

　　然而，讓我們假設(shè)所需要的偏移量匹配也等於1/2的LSB基本標(biāo)準(zhǔn)值時(shí)，ADC083000類比數(shù)位轉(zhuǎn)換器的輸入端偏移量能透過線性及單調(diào)的校準(zhǔn)，在9位元解析度中使0偏移量增加到45mV的偏移量。因此每一組編碼位階都提供了0.176mV的偏移量，同時(shí)9位元的解析度可以協(xié)助達(dá)成1/2LSB基本標(biāo)準(zhǔn)值的精確性。

　　數(shù)位輸出的同步

　　將兩組類比數(shù)位轉(zhuǎn)換器的輸出資料串進(jìn)行同步有助於實(shí)現(xiàn)混合的取樣速度與頻寬。換句話說，如果在兩個獨(dú)立的轉(zhuǎn)換器之間發(fā)生同步損失的話，那麼我們將無法獲得有意義的資料。數(shù)以十億計(jì)的取樣類比數(shù)位轉(zhuǎn)換器「解多工」輸出資料來降低數(shù)位輸出資料的速率。使用者可以依據(jù)所采用的FPGA技術(shù)對於資料處理的能力來選擇用2或4的資料速率來「解多工」。

　　輸出擷取時(shí)脈(DCLK)也可以被分割并設(shè)定為SDR或是DDR模式。然而對於解多工的方案，由於在每一個類比數(shù)位轉(zhuǎn)換器的輸入取樣時(shí)脈與輸出擷取時(shí)脈間的聯(lián)系，這使得整個系統(tǒng)存在一些不確定的因素，因此設(shè)計(jì)人員需要考量更多。為了解決這個問題，ADC083000類比數(shù)位轉(zhuǎn)換器有能力藉由使用者供應(yīng)的DCLK_RST脈沖，來精確的重置其取樣時(shí)脈輸入到輸出擷取時(shí)脈輸出之間的關(guān)系。這項(xiàng)能力能夠讓系統(tǒng)中多個類比數(shù)位轉(zhuǎn)換器同時(shí)擁有各自的輸出擷取時(shí)脈(以及資料)輸出轉(zhuǎn)換，并且可以共同分享輸入時(shí)脈以便進(jìn)行取樣，同時(shí)，這將使得多個類比數(shù)位轉(zhuǎn)換器之間的同步可以達(dá)成。

　　數(shù)位交錯技術(shù)

　　類比校正法是一種已被證實(shí)能傳遞高動態(tài)范圍、具備整合能力的解決方案，這個解決方案具備整合性時(shí)脈相位、增益與偏移量校準(zhǔn)的功能，且已被證明能提供高精確度。

　　除了類比校正技術(shù)之外，還有其他幾種可行的方法，舉例而言像是數(shù)位校正演算法也可用來處理交錯資料。這幾種處理方法都能在不需要任何類比偏移量、增益或是相位校正的前提下，能校正資料轉(zhuǎn)換器中數(shù)位不匹配的問題。在理想狀態(tài)上，這些演算法都不需要對輸入訊號做任何校正或是先有基礎(chǔ)的觀念就能夠獨(dú)立運(yùn)作。除此之外，在數(shù)位偏移量、增益及相位校準(zhǔn)所需的時(shí)間則是系統(tǒng)最重要的運(yùn)算因子。

　　由SP元件公司所發(fā)展的數(shù)位後制處理引擎(這也是一套演算法)就能滿足上述的這些需求。SP元件公司的自動數(shù)據(jù)交換(ADX)技術(shù)，在不需特殊校正訊號或後期制作整理的條件下，會持續(xù)提供類比數(shù)位轉(zhuǎn)換器在增益、偏移量與時(shí)間偏移錯誤的估算。而這種演算法已經(jīng)應(yīng)用於修正靜態(tài)與動態(tài)上不匹配錯誤的問題。

　　ADX技術(shù)能估算錯誤并依據(jù)所有不匹配錯誤來重建訊號。IP核心的錯誤校正演算法，能在不限輸入訊號型式的前提下有效的執(zhí)行。數(shù)位訊號處理的結(jié)果為ADX核心之外的時(shí)序交錯頻譜在與交錯失真突波相關(guān)處不會出現(xiàn)明顯的不匹配錯誤。