基于STM32的雙路信號源及配置平臺設計

　　1.2 系統(tǒng)方案

　　整個信號源系統(tǒng)主要由STM32控制器、AD9958、輸出電路、濾波電路、外圍電路和上位機配置軟件等構成。系統(tǒng)框圖如圖3所示。

　　圖3 系統(tǒng)方案框圖

　　上 位機控制軟件將需要配置(或讀取)的參數(shù)以命令的方式發(fā)送到控制器，控制器解析命令后完成對芯片的配置或讀取相應的參數(shù)回發(fā)到上位機。系統(tǒng)采用雙通道 DDS器件AD9958為頻率發(fā)生器，該器件由兩個DDS內核構成，頻率、幅度、相位控制字位寬分別為32bit、10bit、14bit，可滿足高分辨 率信號需求。每個通道可提供獨立的頻率、幅度和相位控制，具有卓越的通道隔離度(大于72dB)。由于兩個通道采用相同系統(tǒng)參考時鐘，因此兩個通道間具有 內在的同步性，通過菊花鏈連接方式可實現(xiàn)多個器件間同步。AD9958另外一個突出的優(yōu)點是低功耗，在具有多通道DDS器件中，其功耗是最低的。通過外部 控制引腳(PWR_DWN_CTL)和內部可配置寄存器FR1[7:6]、CFR[7:6]，實現(xiàn)多種低功耗工作模式。

　　2 濾波器及AD9958輸出電路設計

　　2.1 LC橢圓低通濾波器的設計

　　DDS數(shù)字式的結構特點也帶來了輸出雜散的問題。雜散的來源有：

　　1)DAC輸出非理想。

　　2)參考時鐘。

　　3)幅度量化誤差。

　　4)相位截斷。

　　相位截斷雜散以及與相位—幅度轉換過程相關的雜散是DDS設計中的有限相位和幅度分辨率造成的結果，對于高性能DDS可以忽略，因而雜散的主要來源是DAC非理想和參考時鐘。其中DAC輸出功率與量化噪聲比可用下式計算：

　　式中SQR為信噪比，B為DAC分辨率位寬，F(xiàn)FS為DAC輸出滿量程分數(shù)(常見值為1/2,1/4,1/8/,1/16)。

　　在時鐘為300MHz，輸出為80MHz時，DAC采樣輸出幅度譜如圖4所示。

　　圖4 采樣輸出譜分析

　　對AD9958器件模型進行仿真分析，在無輸出濾波器條件下得到的仿真結果如圖5所示。

　　圖5 直接輸出頻譜及時域波形