迄今最強大的實時網(wǎng)絡交換處理器設計案例分享

　　項目背景及可行性分析

　　項目名稱、項目的主要內(nèi)容及目前的進展情況

　　項目名稱：實時網(wǎng)絡交換處理器

　　項目內(nèi)容：基于Xilinx高端FPGA構(gòu)建實時網(wǎng)絡交換處理器，實現(xiàn)數(shù)據(jù)的高速實時采集、交換、存儲以及實時處理，填補國內(nèi)在實時測控設備方面的空白。

　　目前的進展情況：系統(tǒng)框架構(gòu)建階段部分子系統(tǒng)已經(jīng)實現(xiàn)。

　　項目關(guān)鍵技術(shù)及創(chuàng)新點的論述

　　關(guān)鍵技術(shù)：實時測控技術(shù)一直是航空、航天、核工業(yè)、汽車工業(yè)領(lǐng)域的重要支撐技術(shù)，目前國內(nèi)在實時測控領(lǐng)域采用的設備一直依賴于國外進口設備，價格昂貴，現(xiàn)有的1000M以太網(wǎng)因網(wǎng)絡的傳輸延遲抖動不確定，不具備實時性，不能應用于該領(lǐng)域。本項目以由高端FPGA構(gòu)建的網(wǎng)絡交換處理器為中心，集高速數(shù)據(jù)采集、交換、處理、存儲以及實時顯示為一體，提供完整的實時測控平臺，能夠完全替代國外昂貴的高速采集、實時傳輸、實時存儲設備。

　　創(chuàng)新點：隨著工業(yè)設備的日益復雜，設備的測控系統(tǒng)結(jié)構(gòu)龐大，地理分布越加分散，如何實現(xiàn)數(shù)據(jù)的高速采集、實時傳輸是測控系統(tǒng)面臨的巨大挑戰(zhàn)。為了實現(xiàn)數(shù)據(jù)的高速采集，ADI等國外企業(yè)推出高性能仿真機，現(xiàn)有高端仿真機能夠?qū)崿F(xiàn)128路高到65MSPS的高速并行采集;為實現(xiàn)數(shù)據(jù)的高速傳輸與交換，GE等公司推出廣播內(nèi)存等實時傳輸設備。國外眾多高速采集、實時傳輸設備存在的缺點主要包括：1)成本高，采用現(xiàn)有國外設備構(gòu)建一套高速采集、實時傳輸系統(tǒng)，其成本一般在100萬左右;2)接口不統(tǒng)一，現(xiàn)有高速數(shù)據(jù)采集系統(tǒng)與傳輸系統(tǒng)之間沒有統(tǒng)一的接口標準，采集系統(tǒng)與傳輸系統(tǒng)之間需要通過PC完成數(shù)據(jù)中轉(zhuǎn)，極大降低了設備的性能。本項目提出以實時網(wǎng)絡交換處理器為中心，集數(shù)據(jù)的高速采集、實時傳輸為一體的測控平臺，該平臺以現(xiàn)有FPGA設備為基礎(chǔ)，以同軸電纜或者光纖為通信介質(zhì)，完成數(shù)據(jù)的高速采集與實時傳輸。該平臺整體成本低于現(xiàn)有平臺的10%，能夠以邏輯星形結(jié)構(gòu)、邏輯環(huán)形結(jié)構(gòu)等多種拓撲方式實現(xiàn)實時通信，系統(tǒng)在靈活性與可靠性方面高于現(xiàn)有設備組成的系統(tǒng)。

　　技術(shù)成熟性和可靠性論述：

　　1.在數(shù)據(jù)采集方面，目前ADC的采樣速率能夠達到2GSPS，ADI、TI等公司等推出眾多65MSPS~200MSPS的AD轉(zhuǎn)換器，在ADC的接口邏輯設計以及PCB布線設計都有豐富的設計手冊;本小組成員在高速ADC接口邏輯設計方面經(jīng)驗比較豐富，能夠完成數(shù)據(jù)采集部分的設計、測試。

　　2.在數(shù)據(jù)傳輸方面，在具有16位寬度的收發(fā)器中，實現(xiàn)1.0Gbps的傳輸速率，假設采用8B10B編碼方式，則FPGA需要具有在125M的工作頻率，現(xiàn)有的FPGA工作頻率遠高于此頻率;系統(tǒng)采用同軸電纜能夠?qū)崿F(xiàn)10米內(nèi)的低誤碼率傳輸;采用GBIC與單模光纖，能夠?qū)崿F(xiàn)20Km以上的傳輸距離;項目小組成員曾參與國內(nèi)知名企業(yè)核心路由器的研究，在高速邏輯設計與布線設計方面經(jīng)驗豐富。

　　項目實施方案

　　1.方案基本功能框圖及描述

　　圖1 實時網(wǎng)絡交換處理器功能模塊框圖

　　系統(tǒng)以RealSwitch交換模塊為核心，包括數(shù)據(jù)采集子系統(tǒng)、數(shù)據(jù)消費子系統(tǒng)、系統(tǒng)總體控制子系統(tǒng)與數(shù)據(jù)存儲系統(tǒng)構(gòu)成。RealSwitch交換模塊由virtexⅡpro構(gòu)造，最多可支持64個數(shù)據(jù)采集子系統(tǒng)與64個數(shù)據(jù)消費子系統(tǒng)，交換模塊基板支持8個設備，擴展接口以堆疊方式擴展基板;數(shù)據(jù)采集子系統(tǒng)由多個65MSPS～125MSPS數(shù)據(jù)采集器采集數(shù)據(jù)，由SpartanII FPGA完成數(shù)據(jù)壓縮與傳輸協(xié)議控制，由TI的1.25Gbps收發(fā)器完成數(shù)據(jù)的并-串轉(zhuǎn)換，高速串行數(shù)據(jù)通過GBIC-光纖或者雙絞線傳輸;數(shù)據(jù)消費系統(tǒng)完成高速數(shù)據(jù)的串-并轉(zhuǎn)換以及協(xié)議控制，采用Xilinx SpartanII FPGA實現(xiàn)，部分仿真客戶端需要模擬信號，數(shù)據(jù)消費系統(tǒng)完成相應的數(shù)-模轉(zhuǎn)換;系統(tǒng)總體控制子系統(tǒng)完成交換系統(tǒng)的參數(shù)配置、數(shù)據(jù)源設置、網(wǎng)絡交換方式配置等，系統(tǒng)總體控制子系統(tǒng)以標準Ethnet通信與網(wǎng)絡交換模塊通信;數(shù)據(jù)存儲系統(tǒng)由4個SATA接口硬盤構(gòu)成RAID系統(tǒng)，完成數(shù)據(jù)的可靠高速存儲，由Xilinx FPGA實現(xiàn)。

　　2.需要的開發(fā)平臺

　　實現(xiàn)本方案所需要的基本功能、功能、接口：

　　DDR-RAM或者高速SDRAM，F(xiàn)lash存儲;

　　PowerPC處理器核，標準Ethnet接口，在網(wǎng)絡交換模塊中實現(xiàn)與外部主機的通信，完成系統(tǒng)總體控制;

　　網(wǎng)絡交換模塊要求FPGA主頻至少125MHz;

　　數(shù)據(jù)存儲子系統(tǒng)支持4個SATA接口高速硬盤;

　　(3) 所需要的目標FPGA開發(fā)平臺，簡述為什么需要此平臺

　　網(wǎng)絡交換模塊宜采用Virtex II Pro開發(fā)平臺，原因如下：項目中網(wǎng)絡交換模塊具有邏輯功能要求復雜、系統(tǒng)處理速度要求高等特點，而Virtex-II Pro XC2VP30含有3萬個Logic cells，因此能夠勝任本設計;板上FPGA內(nèi)含有PowerPC硬核以及Ethnet接口，方便系統(tǒng)總體控制子系統(tǒng)實現(xiàn)。

　　需要的開發(fā)工具包括Xilinx ISE、ModelSim等。

　　2.方案實施過程中需要開發(fā)的模塊

　　如圖1本方案中需要研制、開發(fā)的功能主要模塊如下：

　　RealSwitch網(wǎng)絡交換子系統(tǒng);

　　高速數(shù)據(jù)采集子系統(tǒng);

　　仿真客戶端接口子系統(tǒng);

　　系統(tǒng)總體控制子系統(tǒng);

　　數(shù)據(jù)存儲子系統(tǒng);

　　系統(tǒng)最終要達到的性能指標

　　系統(tǒng)吞吐量:1.25G;

　　系統(tǒng)ADC速率: 65MSPS～125MSPS;

　　系統(tǒng)傳輸延遲抖動：<1us;

　　交換接口數(shù)：128

　　需要的其它資源

　　1.設計輸入輸出功能子板

　　目前已經(jīng)完成了高速數(shù)據(jù)采集系統(tǒng)以及仿真客戶端子系統(tǒng)的設計，能夠?qū)崿F(xiàn)點對點高速數(shù)據(jù)的采集與傳輸;

　　需要近一步完成數(shù)據(jù)存儲子系統(tǒng)、網(wǎng)絡交換處理器系統(tǒng)以及系統(tǒng)總體控制子系統(tǒng)模塊。

　　2.測試設備

　　目前開發(fā)小組借助西安交通大學電信學院網(wǎng)絡所的資源優(yōu)勢，擁有泰科500M數(shù)字存儲示波器2臺、邏輯分析儀1臺，以及其他直流穩(wěn)壓電源、萬用表等設備。