詳解如何設(shè)置高速ADC的共模輸入范圍

　　本文根據(jù)一個(gè)實(shí)用的電路設(shè)計(jì)闡述了如何設(shè)置高速ADC MAX1196的共模輸入范圍。

　　輸入共模電壓范圍(Vcm)對(duì)于包含了基帶采樣和高速ADC的通信接收機(jī)設(shè)計(jì)非常重要，尤其是采用直流耦合輸入、單電源供電的低壓電路。對(duì)于單電源供電電路，饋送到放大器和ADC的輸入信號(hào)應(yīng)該偏置在Vcm范圍以內(nèi)的直流電平，能夠消除放大器和ADC設(shè)計(jì)的一大屏障，因?yàn)椴槐卦?V保持低失真和高線性度。

　　直接下變頻結(jié)構(gòu)的無線通信接收機(jī)通常采用差分、直流耦合方式與ADC連接。這種電路包含一個(gè)零中頻(ZIF)結(jié)構(gòu)，具有一個(gè)RF正交解調(diào)器和雙通道基帶ADC。ZIF電路省去了多級(jí)IF下變頻器和SAW濾波器，因而受到了普遍歡迎。

　　ZIF結(jié)構(gòu)采用直流耦合方式主要基于以下原因：它們接收的同相(I)和正交(Q)基帶數(shù)據(jù)的帶寬擴(kuò)展到了直流附近;另外，這種架構(gòu)消除了RF下變頻器與高速ADC之間的大電容，同時(shí)也消除了耦合電容放電引起的上電延遲。

　　從下列內(nèi)容可明顯看出Vcm對(duì)于ADC的重要性：

　　電源電壓(VDD)變化時(shí)， RF正交解調(diào)器提供給ADC的信號(hào)具有很寬的共模電壓范圍。

　　超出ADC Vcm范圍的輸入共模電壓會(huì)產(chǎn)生諧波失真，從而降低動(dòng)態(tài)范圍。適當(dāng)?shù)腣cm直流偏置有助于優(yōu)化放大器和ADC的線性指標(biāo)、減小失真、降低誤碼率(BER)。

　　圖1所示電路中，U1簡(jiǎn)化了射頻前端、放大器和ADC之間的直流耦合以及差分模擬接口。電路中使用了一片雙路、8位、40Msps ADC (U1)和兩片單電源供電的寬帶、四運(yùn)放(U2-U3)，為RF正交調(diào)制器(差分、直流耦合信號(hào)源)與高速ADC之間的模擬接口提供寬范圍的輸入共模電壓。ADC具有足夠高的信號(hào)與噪聲+失真比(SINAD)和無雜散動(dòng)態(tài)范圍(SFDR)，用于3.84MHz寬帶QPSK通信鏈路的檢波。須合理選擇U2和U3，以滿足SFDR和輸入共模范圍的要求。單電源3V供電時(shí)，U1的功耗是90mW。

　　圖1. 高速ADC (U1)利用其COM輸出精確設(shè)置共模電壓。

　　U1的直流共模輸出(COM，引腳1)、REFIN (引腳46)和REFOUT (引腳45)簡(jiǎn)化了Vcm的轉(zhuǎn)換。COM提供VDD/2直流輸出，無論VDD怎樣變化，都能夠滿足U1輸入共模范圍的要求。REFIN和REFOUT通過分壓電阻R23-R24設(shè)置ADC的滿量程范圍，優(yōu)化輸入放大器的SFDR和ADC動(dòng)態(tài)范圍。

　　U2和U3配置成直流耦合、差分輸入/輸出，具有14dB增益，給ADC提供1VP-P的滿量程輸入(FS)。為保證接收機(jī)的動(dòng)態(tài)范圍要求，U2/U3放大器的SFDR需要比ADC的48.7dB SINAD提高10dB。U1的滿量程電壓由R23和R24設(shè)置：

　　FS = R24 / (R23 + R24) x REFOUT (其中， = 2.048V)

　　COM電壓(U1的引腳1)等于VDD/2，或1.5V (VDD = 3V)。這個(gè)電壓也等于U1的共模輸入范圍Vcm。當(dāng)VDD隨溫度和電源電壓變化時(shí)，COM電壓和Vcm彼此保持一致。COM引腳可以供出5mA電流，可以根據(jù)需要設(shè)置系統(tǒng)其它電路的直流電平。當(dāng)ADC關(guān)斷時(shí)，內(nèi)部COM緩沖器也關(guān)斷，所以用它設(shè)置電平比連續(xù)工作的電阻分壓器更省電。

　　圖1電路的典型應(yīng)用是WCDMA接收機(jī)，每路ADC輸入是3.84Mcps碼率的一半。當(dāng)U1以四倍的碼片速率進(jìn)行過采樣時(shí)(Fclk = 15.36MHz)，可以提供兩個(gè)好處：首先，過采樣簡(jiǎn)化了抗混疊濾波器的設(shè)計(jì)，鏡頻達(dá)到13.44MHz和17.28MHz (FI = Fs ± Fa)，超出兩倍頻程;其次，過采樣可以獲得6dB的處理增益：SNR=10log (Fs/2BW)。

　　UI的數(shù)字輸出由OVDD = +1.8V決定，有助于降低功耗。+1.8V總線減小了數(shù)字信號(hào)擺幅，因而降低了功耗：P = CV2F (8位總線的每一條)，UI的數(shù)字輸出是復(fù)用的，允許一組8位總線連接兩路8位ADC。復(fù)用總線可以減少引腳數(shù)，節(jié)省電路板面積，降低數(shù)字ASIC的成本，并提高系統(tǒng)的可靠性。

　　可以選擇其它芯片：MAX1185雙路、10位ADC，與MAX1196引腳兼容，均采用帶裸焊盤的7mm x 7mm、48引腳TQFP封裝。MAX1192是超低功耗、更小封裝的雙路、8位ADC，功耗為25mW/3V，采用5mm x 5mm、28引腳薄型QFN封裝。