一種高增益低功耗CMOS運算跨導放大器的設計
——
加入技術交流群
摘 要：本文采用套筒式級聯增益自舉電路，設計了一種用于高速、高分辨率ADC的CMOS全差分運算放大器，達到了高增益、低功耗的設計目標。在3.3V電源電壓下，基于TSMC 0.35mm CMOS工藝模型，本設計驅動1pF負載時，相位裕度為65
摘 要：本文采用套筒式級聯增益自舉電路，設計了一種用于高速、高分辨率ADC的CMOS全差分運算放大器，達到了高增益、低功耗的設計目標。在3.3V電源電壓下，基于TSMC 0.35mm CMOS工藝模型，本設計驅動1pF負載時，相位裕度為65
評論