帶有飽和處理功能的并行乘加單元設(shè)計(jì)
作者:■ 東南大學(xué)國(guó)家專用集成電路工程中心 賈俊波 楊軍 吳艷 陸生禮
時(shí)間:2004-12-13
來源:電子設(shè)計(jì)應(yīng)用2004年第11期
收藏
摘 要:本文介紹了一種48bit+24bit
EEPW首頁 > 設(shè)計(jì)應(yīng)用 > 帶有飽和處理功能的并行乘加單元設(shè)計(jì)
摘 要:本文介紹了一種48bit+24bit
評(píng)論