新聞中心

EEPW首頁 > 設計應用 > 帶有飽和處理功能的并行乘加單元設計

帶有飽和處理功能的并行乘加單元設計

作者:■ 東南大學國家專用集成電路工程中心 賈俊波 楊軍 吳艷 陸生禮 時間:2004-12-13 來源:電子設計應用2004年第11期 收藏

摘    要:本文介紹了一種48bit+24bit



評論


技術專區(qū)

關閉