Philips90納米射頻CMOS工藝性能破記錄

12月13日至15日在美國舊金山舉行的的美國電氣與電子工程師學(xué)會（IEEE）國際電子器件會議（IEDM）上，來自飛利浦的研發(fā)專家發(fā)表了17余篇關(guān)于尖端半導(dǎo)體研發(fā)的論文，詳細(xì)介紹了飛利浦與比利時(shí)微電子研究中心（IMEC）以及Crolles2聯(lián)盟（飛利浦、飛思卡爾半導(dǎo)體和ST微電子/意法半導(dǎo)體的合作聯(lián)盟）共同開展的研發(fā)項(xiàng)目。這些論文主要介紹65納米和45納米節(jié)點(diǎn)的CMOS工藝開發(fā), 以及90納米節(jié)點(diǎn)射頻CMOS創(chuàng)紀(jì)錄的性能。飛利浦首要的關(guān)注點(diǎn)是開發(fā)先進(jìn)的CMOS工藝，以滿足消費(fèi)產(chǎn)品應(yīng)用對經(jīng)濟(jì)量產(chǎn)的生產(chǎn)要求。

飛利浦半導(dǎo)體技術(shù)合作總經(jīng)理Fred van Roosmalen 表示：“如果不能以客戶要求的價(jià)格提供產(chǎn)品，即使擁有世界上最先進(jìn)的半導(dǎo)體工藝也毫無意義。在消費(fèi)電子領(lǐng)域，我們擁有豐富的經(jīng)驗(yàn)和資源，擁有世界級的研究基地和設(shè)施，同時(shí)與其他世界領(lǐng)先的半導(dǎo)體公司和研究機(jī)構(gòu)保持緊密合作，這為飛利浦提供了諸多優(yōu)勢，不斷開發(fā)新的硅解決方案，以滿足消費(fèi)電子產(chǎn)業(yè)對性價(jià)比的要求?！?

為推動Crolles2聯(lián)盟進(jìn)一步進(jìn)行工藝開發(fā)，飛利浦與IMEC在先進(jìn)的CMOS技術(shù)領(lǐng)域開展緊密合作。 這一尖端的研究協(xié)作是針對CMOS定標(biāo)帶來的嚴(yán)肅挑戰(zhàn)而開展的，使飛利浦繼續(xù)在半導(dǎo)體產(chǎn)業(yè)前沿中保持極具競爭力的領(lǐng)導(dǎo)地位。

正是由于半導(dǎo)體產(chǎn)業(yè)成功地驗(yàn)證了摩爾定律，即固定面積硅芯片上的晶體管的數(shù)量大約每兩年增長一倍這一推測成為現(xiàn)實(shí)， DVD播放機(jī)、數(shù)碼相機(jī)和手機(jī)等日用品的成本才得以降低，性能才得以提高。盡管采用與目前類似的技術(shù)應(yīng)該可以實(shí)現(xiàn)從90納米到65納米的過渡，但是，要達(dá)到ITRS技術(shù)藍(lán)圖中 45納米和32納米的目標(biāo)，半導(dǎo)體產(chǎn)業(yè)還是面臨著相當(dāng)大的挑戰(zhàn)。

通常，從一個(gè)CMOS技術(shù)節(jié)點(diǎn)過渡到下一個(gè)節(jié)點(diǎn)，所需的功耗會減少，但是，由于晶體管的閘極氧化層的厚度是與信道長度成正比的，如果氧化層的厚度僅及幾個(gè)原子的厚度，漏電問題可能反而增加所需功耗。此外，新材料的采用極大地提高了工藝的復(fù)雜性，比如采用高K電介質(zhì)克服閘極漏電，采用低K電介質(zhì)減弱互連電容，以及采用新的金屬替代多晶硅閘極。