新聞中心

EEPW首頁 > 設(shè)計應(yīng)用 > 基于Stratix II EP2S60的改進(jìn)中值濾波器設(shè)計

基于Stratix II EP2S60的改進(jìn)中值濾波器設(shè)計

——
作者:石婷 張紅雨等 時間:2007-04-18 來源:國外電子元器件 收藏
1 引言

眾所周知,在復(fù)雜背景條件下,要對弱小目標(biāo)進(jìn)行準(zhǔn)確有效地紅外跟蹤、探測是一個難題。這種情況下,由于目標(biāo)與背景的對比度較小、信噪比較低,若直接進(jìn)行跟蹤、探測往往比較困難,所以必須先對圖像信號進(jìn)行濾波預(yù)處理,以達(dá)到抑制背景噪聲。增加目標(biāo)強(qiáng)度,從而提高圖像信噪比的目的,為后續(xù)工作打下良好的基礎(chǔ)。

實(shí)時圖像處理器中,信號預(yù)處理包括對圖像的各種濾波、直方圖統(tǒng)計及均衡、圖像增強(qiáng)、灰度變換等,它們共同的特點(diǎn)是處理數(shù)據(jù)量大,如果用一般的軟件來實(shí)現(xiàn)勢必會比較慢。而對于一些實(shí)時性要求比較高的系統(tǒng),處理速度往往是要考慮的關(guān)鍵因素,一旦速度跟不上,實(shí)時性也無從談起。針對圖像預(yù)處理階段運(yùn)算結(jié)構(gòu)比較簡單的特點(diǎn),用FPGA進(jìn)行硬件實(shí)現(xiàn)無疑是理想的選擇,這樣同時兼顧了速度和靈活性,大大減輕了DSP的負(fù)擔(dān)。

本系統(tǒng)采用Verilog HDL語言。利用一種快速的中值濾波改進(jìn)算法對電路進(jìn)行設(shè)計,并以Altera公司生產(chǎn)的 II EP2S60F67214型FPGA芯片為硬件平臺。該器件繼承了Altera公司 II系列的共同優(yōu)點(diǎn),由于引入了嶄新的自適應(yīng)邏輯模塊(ALM

),使得 II有更高的性能和邏輯封裝、更少的邏輯和布線級數(shù)以及更強(qiáng)的DSP支持,而Stratix II EP2S60F67214更是比Xilinx公司的類似器件Virtex-4XC4VLX60多出18%的器件邏輯,其中包括51 182個寄存器位,2 544 129個存儲器位以及48 352個ALUT,該器件資源豐富,只需占用很小一部分實(shí)現(xiàn)中值,為后續(xù)設(shè)計的增長留有更多空間。

2 中值濾波的基本原理及改進(jìn)算法

2.1中值濾波的基本原理

中值濾波是由Tukey發(fā)明的一種非線性信號處理技術(shù),早期用于一維信號處理,后來很快被用到二維數(shù)字圖像平滑中,是一種有效抑制圖像噪聲,提高圖像信噪比的非線性濾波技術(shù)。它是一種鄰域運(yùn)算,類似于卷積,但計算的不是加權(quán)求和,而是把鄰域中的像素按灰度級進(jìn)行排序,然后選擇該組的中間值作為輸出像素值。與均值以及其他線性相比,中值濾波器的突出特點(diǎn)是在很好地濾除脈沖噪聲(Impulsive Noise)和椒鹽噪聲(Salt and Pepper Noise)的同時,還能夠保護(hù)目標(biāo)圖像邊緣輪廓的細(xì)凇S霉獎硎疚?br>
g(x,y)=median{f(x-i,y-i)},(i,j)∈S (1)

式中g(shù)(x,y),f(x,y)為像素灰度值,S為模板窗口。

而中值濾波的具體實(shí)現(xiàn)過程一般為:

(1)選擇一個(2n+1)



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉