便攜式微處理器內(nèi)核電源電壓的改進(jìn)

2005年2月A

    當(dāng)今的處理技術(shù)正向著更小型化發(fā)展，以減小諸如DSP和微處理器之類高密度邏輯器件的尺寸。CMOS結(jié)構(gòu)隨之采用了更小的溝道和更薄的柵極，因此擊穿電壓較低，從而要求更低的處理器內(nèi)核成電壓。本文將討論這些新技術(shù)如何對(duì)電源管理方法提出更新的要求，并為設(shè)計(jì)便攜產(chǎn)品遇到的獨(dú)特難題提供解決方案。

圖1  典型的移動(dòng)電話結(jié)構(gòu)
    以移動(dòng)電話為例，圖1中構(gòu)成系統(tǒng)的每一模塊均須滿足不同的要求。便攜式設(shè)備所采用的電池大多已從NiMH發(fā)展到鋰離子電池。個(gè)人數(shù)字助理（PDA）和數(shù)碼相機(jī)（DSC），尤其在成本較低的架構(gòu)中，仍然采用堿性電池和NiMH電池。便攜式產(chǎn)品中一般包含電池充電器，而充電器必須可以處理500-1500mA范圍內(nèi)的電流，以縮短充電周期。此外該充電器必須在設(shè)備開機(jī)或關(guān)機(jī)時(shí)均能控制電池充電。人機(jī)界面處理用戶發(fā)送或接收到的信息，振動(dòng)馬達(dá)需要使用穩(wěn)壓器，LED指示燈需要驅(qū)動(dòng)的電流源，觸摸屏輸入需要接口部分的（ADC）。這些輸入的確提高了對(duì)電池的要求，但由于操作時(shí)間短，對(duì)電池的使用壽命沒有顯著影響。射頻(RF)部分是噪聲最敏感的部分，要求使用具有卓越性能的低壓降線性穩(wěn)壓器（LDO），這種穩(wěn)壓器具有高噪聲抑制比以及低輸入-輸出電壓差，可在2.7-4.2V的工作范圍內(nèi)最大化單節(jié)鋰離子電池的容量。在過去幾年里，射頻部分的功率要求逐步改進(jìn)，工作電壓從2.85/3V降到2.5V，總電流量在減少。射頻部分的唯一例外情況就是發(fā)射功率放大器，通常直接由電池供電。射頻部分的主要變化在于其上、下變頻器從原來的模擬結(jié)構(gòu)轉(zhuǎn)換為數(shù)字結(jié)構(gòu)。最大的改進(jìn)是整合混合信號(hào)和數(shù)字邏輯，使現(xiàn)在的基帶處理器包括一片DSP、一個(gè)微處理器/控制器、以及ADC和DAC控制RF和復(fù)合音頻信號(hào)。為了配合這些變化，基帶的DC電源從低電流LDO轉(zhuǎn)為由中等電流LDO提供，LDO工作電壓也從原先的2.8-3.0V進(jìn)一步減小，以支持處理器內(nèi)核電壓的下降。

圖2  NCP500 LDO內(nèi)部電路圖
    圖 2是一典型的LDO電路。LDO電路相對(duì)比較簡(jiǎn)單，包含通過元件、誤差放大器/反饋電路以及電壓參考。外接元件是輸入和輸出電容各一個(gè)。LDO具有低噪聲輸出，高電源抑制，快速負(fù)載響應(yīng)以及低靜態(tài)電流等特點(diǎn)。由于通過元件在線性模式下工作，無需完全開和關(guān)，因此該架構(gòu)可實(shí)現(xiàn)低靜態(tài)電流。LDO只能降低電壓，而且當(dāng)Vin和Vout之間的壓差增大時(shí)，其效率較低。

    圖3  標(biāo)準(zhǔn)降壓穩(wěn)壓器電路圖，內(nèi)部電路較為復(fù)雜
    圖3所示為降壓穩(wěn)壓器電路，內(nèi)部電路包含高側(cè)和低側(cè)通過元件、誤差放大器/反饋電路、振蕩器、限流和熱關(guān)斷保護(hù)電路，以及各種邏輯功能。要求的外接元件包括輸入和輸出電容以及電感器。電容值一般為L(zhǎng)DO電容的10-20倍。開關(guān)穩(wěn)壓器的優(yōu)點(diǎn)是效率高，通過正確的配置，可以降低電壓。缺點(diǎn)是輸出紋波較高，這可以通過各種技術(shù)來控制。由于需要附加電路構(gòu)成開關(guān)電路，且通過元件每個(gè)周期的開關(guān)都需要電能，開關(guān)穩(wěn)壓器的靜態(tài)電流較高。這等于對(duì)MOSFET柵極電容進(jìn)行完全充放電，而在穩(wěn)定狀態(tài)下，LDO只對(duì)柵極電荷作很小的調(diào)整。另外，在既定的輸出電流情況下，導(dǎo)通晶體管與LDO相比，處理的峰值開關(guān)電流更大。在輸入輸出間壓差增加時(shí)，使用PWM降壓轉(zhuǎn)換器的優(yōu)勢(shì)便更為突顯。
    CDMA2000 1x手機(jī)的普通基帶處理器負(fù)載要求范圍為60到120mA。當(dāng)前的亞微米數(shù)字處理結(jié)構(gòu)，微處理器內(nèi)核要求1.5或1.8V的供電電壓，輸入/輸出緩沖器要求2.5- 3.0V的電壓。未來年間，數(shù)字處理器的體積會(huì)日漸趨小，內(nèi)核電壓將降到1V以下，而輸入/輸出環(huán)節(jié)電壓仍保持在2.5V以上，以支持與模擬電路的連接。圖4說明了開關(guān)和線性穩(wěn)壓器在為目前采用的基帶處理器電壓時(shí)的效率差異。當(dāng)電池電壓為3.6V，即單節(jié)鋰離子電池的通常工作點(diǎn)時(shí)，開關(guān)穩(wěn)壓器的芯片電源效率比LDO的高一倍。只有在1.0V以下的基帶處理器正常工作時(shí)，兩者的效率差別才增大，原因在于鋰離子和鋰離子聚合物的化學(xué)性質(zhì)將單節(jié)電池的電壓固定在2.7-4.2V的范圍內(nèi)。降壓轉(zhuǎn)換器的主要缺點(diǎn)是，在輕載時(shí)比如手機(jī)待機(jī)時(shí)，靜態(tài)電流較高，顯著降低電池的使用壽命。

圖4  在100mA 負(fù)載下，PWM降壓穩(wěn)壓器和LDO的效率比較
    我們需要研究降壓穩(wěn)壓器的開關(guān)拓?fù)洌趴梢源_定使用何種技術(shù)才能在系統(tǒng)要求的所有負(fù)載條件下提高效率。脈沖頻率調(diào)制（PFM）高側(cè)開關(guān)，具恒定開/關(guān)時(shí)間，而低側(cè)開關(guān)時(shí)間為隨機(jī)的，隨反饋電壓而變。脈寬調(diào)制（PWM）是以設(shè)定的頻率控制高側(cè)開關(guān)，通過改變接通時(shí)間進(jìn)行穩(wěn)壓。由于大約僅需驅(qū)動(dòng)開關(guān)穩(wěn)壓器一半的靜態(tài)電流即可開關(guān)功率導(dǎo)通元件，且通過元件在PFM中的開關(guān)次數(shù)少于PWM模式，故PFM在低負(fù)載條件下，可以顯著提高系統(tǒng)效率。PWM在中高負(fù)載狀態(tài)下具有高效率的優(yōu)點(diǎn)。PFM模式的缺點(diǎn)之一是可能向系統(tǒng)注入隨機(jī)噪聲。由于頻率成分隨負(fù)載而變，很難對(duì)噪聲進(jìn)行過濾或屏蔽，以防其進(jìn)入射頻部分和PLL合成器的敏感電路。關(guān)于LDO、PFM以及PWM轉(zhuǎn)換器的優(yōu)缺點(diǎn)參見表1。無線系統(tǒng)使用PWM方案，是因?yàn)樵肼曨l譜基于振蕩器的固定開關(guān)頻率。
表1  LDO、PFM和PWM開關(guān)穩(wěn)壓器優(yōu)缺點(diǎn)比較，以期實(shí)現(xiàn)最佳系統(tǒng)配置

LDO
降壓轉(zhuǎn)換器 PFM
降壓轉(zhuǎn)換器 PWM
+
瞬態(tài)特性好；無EMI問題；電路簡(jiǎn)單
低負(fù)載時(shí)效率高
中到高負(fù)載時(shí)效率高；可以對(duì)固定級(jí)別的EMI進(jìn)行優(yōu)化
-
    中到高負(fù)載時(shí)效率低；由于電源和基帶之間的壓差大，不能凸現(xiàn)LDO優(yōu)點(diǎn)；熱功耗
    EMI 特性隨負(fù)載而顯著變化；整個(gè)負(fù)載范圍內(nèi)，都出現(xiàn)高紋波電壓
    低負(fù)載時(shí)效率低；電路設(shè)計(jì)最復(fù)雜
    我們必須注意到，集成PWM穩(wěn)壓器中的內(nèi)部振蕩器可能隨著輸入電壓、溫度、工藝差異或其他因素的變化而異。對(duì)于眾多便攜式產(chǎn)品而言，這一般不成問題，但是這確實(shí)會(huì)發(fā)生，會(huì)增加手機(jī)設(shè)計(jì)師的工作負(fù)擔(dān)。控制頻率噪聲的理想方法是使用外部時(shí)鐘，直接與手機(jī)內(nèi)基于系統(tǒng)時(shí)鐘的內(nèi)部TCXO同步。其頻率由手機(jī)的對(duì)空接口決定，范圍覆蓋從CDMA通常使用的19.2MHz到GSM系統(tǒng)的13.0或26.0 MHz。使用從TCXO獲得的時(shí)鐘可以確保預(yù)測(cè)到頻率噪聲的功率譜。噪聲在頻譜中的分布，對(duì)于避免干擾系統(tǒng)中頻(IF)和射頻(RF)以及保持接收機(jī)的信噪比而言十分重要。很多射頻工程師考慮到噪聲注入和環(huán)路響應(yīng)，仍然堅(jiān)持使用線性電壓源。把PWM和系統(tǒng)時(shí)鐘同步，很多關(guān)于使用開關(guān)穩(wěn)壓器的顧慮即可得到緩解。遺留下的問題就是如何提高輕載情況下的性能。
    手機(jī)待機(jī)的總時(shí)間取決于人機(jī)接口和數(shù)據(jù)傳輸?shù)幕顒?dòng)?；鶐幚砥鞯奶幚硭俣冗h(yuǎn)高于通過人機(jī)接口的數(shù)據(jù)輸入速度。在此延時(shí)過程中，處理器可以進(jìn)入低功耗模式以節(jié)約電池的電量。在手機(jī)工作期間，40%~90%的時(shí)間都處于低功率待機(jī)模式。由于待機(jī)模式期間的電流消耗量通常比正常工作模式期間的消耗量低1000倍，因此，可以把典型的待機(jī)時(shí)間規(guī)定在300-400小時(shí)范圍內(nèi)。由于電流消耗如此之低，采用極低靜態(tài)電流的LDO可以產(chǎn)生比PWM方案更高的效率。如果結(jié)合LDO在低負(fù)載下的優(yōu)點(diǎn)和PWM在中、高負(fù)載時(shí)的高效率優(yōu)點(diǎn)，那么可以在整個(gè)負(fù)載范圍內(nèi)實(shí)現(xiàn)最大的電池使用壽命。
    安森美半導(dǎo)體的混合方案NCP1501雙PWM/線性穩(wěn)壓器，能同時(shí)實(shí)現(xiàn)這些目標(biāo)。圖5為該器件的框圖。圖6為NCP1501的典型系統(tǒng)應(yīng)用。正如前面所述，NCP1501有一個(gè)SYNC引腳，通過與系統(tǒng)時(shí)鐘同步來控制頻率噪聲的位置。圖7顯示在從100_a到1mA范圍內(nèi)輸入電流與輸出負(fù)載間的關(guān)系。請(qǐng)注意LDO和PWM模式的交接點(diǎn)出現(xiàn)在電流為350uA處，這相當(dāng)于LDO在輕載時(shí)的高效情況。采用雙模PWM/LDO轉(zhuǎn)換器，需考慮其在兩種模式之間的轉(zhuǎn)換問題。如果模式的轉(zhuǎn)換無法平穩(wěn)進(jìn)行，將會(huì)在輸出電壓中產(chǎn)生很大的尖峰信號(hào)或者振蕩。同時(shí)，誤差放大器增益/參考電壓的差別或者模式轉(zhuǎn)換的滯后時(shí)間過長(zhǎng)，也會(huì)引起不同的誤差。圖8顯示在LDO至PWM再回到LDO模式過程中的平穩(wěn)轉(zhuǎn)換。在此過渡過程中存在10mV的輸出電壓差異。NCP1501從LDO模式轉(zhuǎn)換到PWM模式，檢測(cè)轉(zhuǎn)換到PWM模式之前的400 kHz以上的5個(gè)時(shí)鐘周期。在這5個(gè)時(shí)鐘周期內(nèi)，IC的PWM部分必須喚醒和穩(wěn)定參考電壓和電流，確保穩(wěn)定過渡到PWM模式后，以PWM模式運(yùn)行。SYNC波形的上升沿將PWM模式鎖定。從PWM過渡到LDO模式時(shí)，SYNC檢測(cè)電路等待3微秒，嘗試檢測(cè)SYNC輸入的上升沿。如果沒有檢測(cè)到上升沿，那么LDO電路加電，控制高側(cè)開關(guān)線性工作。該延遲可能使輸出電壓稍微降低，但很快即可恢復(fù)。如圖8所示，在10 mA輸出負(fù)載下，由于存在10 uF 的輸出電容，電壓的降低并不顯著。

圖5  NCP1501的內(nèi)部電路圖顯示了帶動(dòng)態(tài)電壓和電源管理功能的集成電路，可應(yīng)用于手持便攜式市場(chǎng)。

圖6  便攜式電源管理配置中NCP1501的典型系統(tǒng)配置，顯示動(dòng)態(tài)電壓和電源管理之間的關(guān)系

圖7  NCP1501 在LDO模式和PWM模式下輸入電流與輸出電流消耗的比較

圖8  在3.6V輸入，1.8V輸出以及180歐姆負(fù)載條件下，在LDO和PWM模式之間可以進(jìn)行平穩(wěn)過渡。
除了可以優(yōu)化DC－DC轉(zhuǎn)換器的總效率之外，由于功耗與電壓的平方成正比，數(shù)字電路內(nèi)核電壓也可以進(jìn)行動(dòng)態(tài)變化，來加強(qiáng)便攜式設(shè)備的靈活性。通過使用NCP1501的兩條控制線，可以在1.0至1.8V中選擇4個(gè)不同的電壓。因此如果基帶處理器能夠支持動(dòng)態(tài)電源管理，則器件就可以在軟件的控制下降低或升高其內(nèi)核電壓。在低負(fù)載的情況下，這種有源電壓管理可以進(jìn)一步延長(zhǎng)手機(jī)兩次充電之間的工作時(shí)間。圖 9顯示輸出電壓在1.57至1.8V之間的典型過渡，其中在電平間只有輕微的過沖與下沖。

圖9   有源電源管理控制可以使電壓輸出在1.57至1.8V之間平穩(wěn)過渡。
    便攜式設(shè)備的電源管理隨著新技術(shù)和工藝不斷發(fā)展。近年來，更低電壓芯片的出現(xiàn)使基帶設(shè)計(jì)者離開LDO而采用降壓穩(wěn)壓器，以增加電池一次充電后的使用時(shí)間。目前我們正致力于研究通過有源電源管理，加上專用的待機(jī)模式方案，來降低待機(jī)能耗，減小靜態(tài)電流。芯片要令設(shè)計(jì)人員更靈活地選擇操作模式和輸出電壓，實(shí)現(xiàn)最優(yōu)系統(tǒng)配置，使效率最大化。這些技術(shù)的最終好處就是增長(zhǎng)通話時(shí)間和待機(jī)時(shí)間，同時(shí)增添更強(qiáng)大的功能，以滿足市場(chǎng)需要。