一種適于低壓高頻DC-DC的自舉BiCMOS驅(qū)動(dòng)電路

摘    要：本文給出一種適用于低電壓高開(kāi)關(guān)頻率升壓型DC-DC轉(zhuǎn)換器的BiCMOS驅(qū)動(dòng)電路。該驅(qū)動(dòng)電路采用自舉升壓技術(shù)，工作電壓最低可達(dá)1.5V，在負(fù)載電容為60pF條件下，工作頻率高達(dá)5MHz。文章詳細(xì)的介紹了此驅(qū)動(dòng)電路的設(shè)計(jì)思想，并且給出了最終設(shè)計(jì)電路。
關(guān)鍵詞：低電壓；DC-DC；自舉升壓；驅(qū)動(dòng)電路

引言
目前DC-DC轉(zhuǎn)換器設(shè)計(jì)技術(shù)發(fā)展主要趨勢(shì)有：(1)高頻化技術(shù)：隨著開(kāi)關(guān)頻率的提高，開(kāi)關(guān)變換器的體積也隨之減小，功率密度也得到大幅提升，動(dòng)態(tài)響應(yīng)得到改善。小功率DC-DC轉(zhuǎn)換器的開(kāi)關(guān)頻率將上升到兆赫級(jí)；(2)低輸出電壓技術(shù)：隨著半導(dǎo)體制造技術(shù)的不斷發(fā)展，微處理器和便攜式電子設(shè)備的工作電壓越來(lái)越低，這就要求未來(lái)的DC-DC變換器能夠提供低輸出電壓以適應(yīng)微處理器和便攜式電子設(shè)備的要求。
這些技術(shù)的發(fā)展對(duì)電源芯片電路的設(shè)計(jì)提出了更高的要求。首先，隨著開(kāi)關(guān)頻率的不斷提高，對(duì)于開(kāi)關(guān)元件的性能提出了更高的要求，同時(shí)必須具有相應(yīng)的開(kāi)關(guān)元件驅(qū)動(dòng)電路以保證開(kāi)關(guān)元件在高達(dá)兆赫級(jí)的開(kāi)關(guān)頻率下正常工作。其次，對(duì)于電池供電的便攜式電子設(shè)備來(lái)說(shuō)，電路的工作電壓較低(以鋰電池為例，工作電壓2.5~3.6V)，因此電源芯片的工作電壓較低。
MOS管具有很低的導(dǎo)通電阻，消耗能量較低，在目前流行的高效DC-DC芯片中多采用MOS管作為功率開(kāi)關(guān)。但是由于MOS管的寄生電容大，一般情況下NMOS開(kāi)關(guān)管的柵極電容高達(dá)幾十pF。這對(duì)于設(shè)計(jì)高頻DC－DC轉(zhuǎn)換器開(kāi)關(guān)管驅(qū)動(dòng)電路提出了更高的要求。
在低電壓ULSI設(shè)計(jì)中有多種CMOS、BiCMOS采用自舉升壓結(jié)構(gòu)的邏輯電路和作為大容性負(fù)載的驅(qū)動(dòng)電路。這些電路能夠在低于1V電壓供電條件下正常工作，并且能夠在負(fù)載電容為1~2pF的條件下工作頻率達(dá)到幾十M甚至上百M(fèi)Hz。本文正是采用了自舉升壓電路，設(shè)計(jì)了一種具有大負(fù)載電容驅(qū)動(dòng)能力的，適合于低電壓、高開(kāi)關(guān)頻率升壓型DC-DC轉(zhuǎn)換器的驅(qū)動(dòng)電路。電路基于三星AHP615 BiCMOS工藝設(shè)計(jì)并經(jīng)過(guò)Hspice仿真驗(yàn)證，在供電電壓為1.5V、負(fù)載電容為60pF時(shí)，工作頻率能夠達(dá)到5MHz以上。

自舉升壓電路
自舉升壓電路的原理圖如圖1所示。所謂自舉升壓原理就是，在輸入端IN輸入一個(gè)方波信號(hào)，利用電容Cboot將A點(diǎn)電壓抬升至高于Vdd的電平，這樣就可以在B端輸出一個(gè)與輸入信號(hào)反相，且高電平高于Vdd的方波信號(hào)。
而實(shí)際上，B點(diǎn)電位與負(fù)載電容和電容Cboot的大小有關(guān)，可以根據(jù)設(shè)計(jì)需要調(diào)整。具體關(guān)系將在后面介紹電路設(shè)計(jì)時(shí)詳細(xì)討論。在 圖2中給出了輸入端IN電位與A、B兩點(diǎn)電位關(guān)系的示意圖。

驅(qū)動(dòng)電路結(jié)構(gòu)
圖3是驅(qū)動(dòng)電路的原理圖。驅(qū)動(dòng)電路采用Totem輸出結(jié)構(gòu)設(shè)計(jì)，上拉驅(qū)動(dòng)管為NMOS管N4、晶體管Q1和PMOS管P5，下拉驅(qū)動(dòng)管為NMOS管N5。圖3中CL為負(fù)載電容，Cpar為B點(diǎn)的寄生電容。虛線(xiàn)框內(nèi)的電路為自舉升壓電路。
本驅(qū)動(dòng)電路的設(shè)計(jì)思想是，利用自舉升壓結(jié)構(gòu)將上拉驅(qū)動(dòng)管N4的柵極(B點(diǎn))電位抬升，使得UB>Vdd+VTH，則NMOS管N4工作在線(xiàn)性區(qū)，使得VDSN4 大大減小，最終可以實(shí)現(xiàn)驅(qū)動(dòng)輸出高電平達(dá)到Vdd。而在輸出低電平時(shí)，下拉驅(qū)動(dòng)管本身就工作在線(xiàn)性區(qū)，可以保證輸出低電平位gnd。因此無(wú)需增加自舉電路也能達(dá)到設(shè)計(jì)要求。
考慮到此驅(qū)動(dòng)電路應(yīng)用于升壓型DC-DC轉(zhuǎn)換器的開(kāi)關(guān)管驅(qū)動(dòng)，負(fù)載電容CL很大，一般能達(dá)到幾十pF，因此還需要進(jìn)一步增加輸出電流能力。所以增加了晶體管Q1作為上拉驅(qū)動(dòng)管。這樣在輸入端由高電平變?yōu)榈碗娖綍r(shí)，Q1導(dǎo)通，由N4、Q1同時(shí)提供電流，OUT端電位迅速上升，當(dāng)OUT端電位上升到Vdd-VBE時(shí)，Q1截止，N4繼續(xù)提供電流對(duì)負(fù)載電容充電，直到OUT端電壓達(dá)到Vdd。
在OUT端為高電平期間，A點(diǎn)電位會(huì)由于電容Cboot上的電荷泄漏等原因而下降。這會(huì)使得B點(diǎn)電位下降，N4的導(dǎo)通性下降。同時(shí)由于同樣的原因，OUT端電位也會(huì)有所下降。使輸出高電平不能保持在Vdd。為了防止這種現(xiàn)象的出現(xiàn)，又增加了PMOS管P5作為上拉驅(qū)動(dòng)管，用來(lái)補(bǔ)充OUT端CL的泄漏電荷，維持OUT端在整個(gè)導(dǎo)通周期內(nèi)為高電平。

設(shè)計(jì)中需要注意的問(wèn)題及
仿真結(jié)果
電容Cboot的大小的確定
Cboot的最小值可以按照以下方法確定。在預(yù)充電周期內(nèi)，電容Cboot 上的電荷為VddCboot 。在A點(diǎn)寄生電容(計(jì)為CA)上的電荷為VddCA。因此在預(yù)充電周期內(nèi)，A點(diǎn)的總電荷為:
    (1)
B點(diǎn)電位為gnd，因此在B點(diǎn)的寄生電容Cpar上的電荷為0。
在自舉升壓周期，為了使OUT端電壓達(dá)到Vdd，B點(diǎn)電位最低為VB＝Vdd＋Vthn。因此在B點(diǎn)的寄生電容Cpar上的電荷為：
       (2)
忽略MOS管P4源漏兩端電壓，此時(shí)Cboot上的電荷為VthnCboot ，A點(diǎn)寄生電容CA的電荷為(Vdd+Vthn)CA。A點(diǎn)的總電荷為：
   (3)
同時(shí)根據(jù)電荷守恒又有：
                    (4)
綜合式(1)~(4)可得：
 
         (5)
從式(5)中可以看出，Cboot隨輸入電壓變小而變大，并且隨B點(diǎn)電壓VB變大而變大。而B(niǎo)點(diǎn)電壓直接影響N4的導(dǎo)通電阻，也就影響驅(qū)動(dòng)電路的上升時(shí)間。因此在實(shí)際設(shè)計(jì)時(shí)，Cboot的取值要大于式(5)的計(jì)算結(jié)果，這樣可以提高B點(diǎn)電壓，降低N4導(dǎo)通電阻，減小驅(qū)動(dòng)電路的上升時(shí)間。
PMOS管P2、P4的尺寸問(wèn)題
將公式(5)重新整理后得：
   (6)
從式(6)中可以看出在自舉升壓周期內(nèi)， A、B兩點(diǎn)的寄生電容使得B點(diǎn)電位降低。在實(shí)際設(shè)計(jì)時(shí)為了得到合適B點(diǎn)電位除了增加Cboot外，還要盡量減小A、B兩點(diǎn)的寄生電容。因此在設(shè)計(jì)時(shí)，預(yù)充電PMOS管P2的尺寸盡可能的取小，以減小寄生電容CA。而對(duì)于B點(diǎn)的寄生電容Cpar來(lái)說(shuō)，主要是上拉驅(qū)動(dòng)管N4的柵極寄生電容，MOS管P4、N3的源漏極寄生電容只占一小部分。由于在前面的分析中忽略了P4的源漏電壓，因此設(shè)計(jì)時(shí)就要盡量的加大P4的寬長(zhǎng)比，使其在自舉升壓周期內(nèi)的源漏電壓很小以致可以忽略。但是P4的尺寸又不能太大，要保證P4的源極寄生電容遠(yuǎn)遠(yuǎn)小于上拉驅(qū)動(dòng)管N4的柵極寄生電容。
阱電位問(wèn)題
如圖3所示，PMOS器件P2、P3、P4的N-阱連接到了自舉升壓節(jié)點(diǎn)A上。這樣做的目的是，在自舉升壓周期內(nèi)，防止他們的源/漏--阱結(jié)導(dǎo)通。而且這還可以防止在源/漏--阱正偏時(shí)產(chǎn)生由寄生SRC引起的閂鎖現(xiàn)象。
上拉驅(qū)動(dòng)管N4的阱偏置電位要接到它的源極，最好不要直接接地。這樣做的目的是消除襯底偏置效應(yīng)對(duì)N4的影響。
Hspice仿真驗(yàn)證結(jié)果
在表1中給出了驅(qū)動(dòng)電路在不同工作電壓、不同負(fù)載條件下的上升時(shí)間tr和下降時(shí)間tf 的仿真結(jié)果。在圖4中給了電路工作在輸入電壓1.5V、工作頻率為5MHz、負(fù)載電容60pF條件下的輸出波形。
結(jié)合表1和圖4可以看出，此驅(qū)動(dòng)電路能夠在工作電壓為1.5V，工作頻率為5MHz，并且負(fù)載電容高達(dá)60pF的條件下正常工作。它可以應(yīng)用于低電壓、高工作頻率的DC－DC轉(zhuǎn)換器中作為開(kāi)關(guān)管的驅(qū)動(dòng)電路。
結(jié)語(yǔ)
本文采用自舉升壓電路，設(shè)計(jì)了一種BiCMOS Totem結(jié)構(gòu)的驅(qū)動(dòng)電路。該電路基于三星AHP615 BiCMOS工藝設(shè)計(jì)，已應(yīng)用于某種高性能升壓型DC-DC芯片，并已投片。■

參考文獻(xiàn)
1 P.C. Chen, J.B. Kuo Sub-1V CMOS large capacitive-load driver circuit using direct bootstrap technique for low-voltage CMOS VLSI, ELECTRONICS  LETTERS  14th  March 2002, Vol.38  No.6 ,pp265~266
2 Kiat-Seng Yeo, Jian-Guo Ma, Manh-Anh Do, Ultra-low-voltage bootstrapped CMOS driver for performance applications, ELECTRONICS  LETTERS  13th  April 2000, Vol.36  No.8 , pp706~708