新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 低電壓CMOS運(yùn)算放大器輸入級(jí)的研究

低電壓CMOS運(yùn)算放大器輸入級(jí)的研究

——
作者: 時(shí)間:2007-05-30 來(lái)源:今日電子 收藏
近年來(lái),電子產(chǎn)品不斷向小型化和便攜式方向發(fā)展,需要、低功耗的集成電路,以延長(zhǎng)電池的使用壽命。技術(shù)可以將包括數(shù)字電路和模擬電路的整個(gè)系統(tǒng)同時(shí)封裝和制造在一個(gè)芯片上。因此,、低功耗的要求,不僅是對(duì)數(shù)字集成電路,也同樣針對(duì)于模擬集成電路。由于數(shù)字集成電路工作在開(kāi)關(guān)狀態(tài),通過(guò)合理減小電路尺寸,不難滿(mǎn)足其要求。但是,對(duì)于模擬集成電路,由于場(chǎng)效應(yīng)管的閾值電壓(Vth)不隨電壓的降低而成比例地下降,如果采用供電,將使輸出范圍大大減小,輸出電流的信噪比(S/N)減小,共模抑制比(CMRR)降低等。本文主要討論低電壓輸入級(jí)所面臨的問(wèn)題和解決的方法。

軌至軌輸出的差分輸入放大電路

通常,集成的差分輸入級(jí)的閾值電壓為1V,供給電壓為3V,所以輸入的共模電壓范圍就要小于2V,這么小的共模電壓范圍使得輸出范圍很小,限制了的應(yīng)用。這個(gè)問(wèn)題對(duì)低電壓模擬電路的影響更加突出。為了擴(kuò)大運(yùn)放的線(xiàn)性輸出范圍,很多研究者和模擬集成電路設(shè)計(jì)人員對(duì)此做了大量的研究,提出了一種全新的集成運(yùn)算放大器的輸入級(jí)電路,使輸出范圍為接近于正電壓到負(fù)電壓 (Rail-to-Rail)。該電路將一對(duì)N溝道差分輸入絕緣柵場(chǎng)效應(yīng)管和一對(duì)P溝道差分輸入絕緣柵場(chǎng)效應(yīng)管并聯(lián)做為集成運(yùn)放的差動(dòng)輸入,圖1為該輸入級(jí)的電路示意圖。從圖中可以得到,當(dāng)共模輸入VCM接近于負(fù)電壓時(shí),只有P溝道場(chǎng)效應(yīng)管導(dǎo)通;當(dāng)共模輸入VCM接近于正電源電壓時(shí),只有N溝道場(chǎng)效應(yīng)管導(dǎo)通;而當(dāng)共模輸入VCM在正電源電壓和負(fù)電源電壓之間時(shí),兩對(duì)MOS場(chǎng)效應(yīng)管同時(shí)導(dǎo)通。因此,只要VCM設(shè)置在正負(fù)電源電壓之內(nèi),至少有一對(duì)MOS場(chǎng)效應(yīng)管導(dǎo)通。所以輸入電路的操作范圍提高到接近于從正電源電壓到負(fù)電源電壓的整個(gè)范圍。

但是,差分放大電路的電壓放大倍數(shù)和輸出阻抗取決于該電路的互導(dǎo)gmT。可以看到,該電路的總互導(dǎo)是兩對(duì)差分運(yùn)放各自的互導(dǎo)之和,即

gmT=gmN+gmP=√2KNIN+√2KPIP (1)

其中,KN為NMOS差分輸入的工藝參數(shù)、KP為PMOS差分輸入的工藝參數(shù)。

由于gmT在整個(gè)差分輸入操作范圍內(nèi)不相同,所以不可能得到相同的輸出電壓和輸出阻抗。式1給出了差分輸入的互導(dǎo)與兩對(duì)MOS管的電流之間的關(guān)系。其中,如果KN和KP為常數(shù),則gmT決定于IN和IP的平方根之和。如果能設(shè)計(jì)出兩對(duì)MOS差分晶體管漏極電流的平方根之和為常數(shù)的恒流源電路,就可以得到恒定的輸入差分電路的互導(dǎo)值,以實(shí)現(xiàn)穩(wěn)定的電壓放大倍數(shù)和高輸出阻抗值。

輸入級(jí)的電路示意圖

圖1

互導(dǎo)為恒定值的差分輸入電路

因?yàn)镸OS場(chǎng)效應(yīng)管的互導(dǎo)與漏極電流的平方根成正比,如假設(shè)N溝道場(chǎng)效應(yīng)管和P溝道場(chǎng)效應(yīng)管在其工藝參數(shù)上很合適,則KN=KP=K,所以式1可寫(xiě)為:

gmT=√2k (√IN+√IP ) (2)

只要NMOS的差分電路電流IN和PMOS的差分電路電流IP的平方根之和為常數(shù),則這個(gè)差分電路就實(shí)現(xiàn)了恒定互導(dǎo)gmT的寬輸出范圍、高輸出阻抗、高穩(wěn)定度的運(yùn)算放大器的差分電路。

圖2是為實(shí)現(xiàn)互導(dǎo)為常數(shù)所配置的直流偏置電路的運(yùn)算放大器的差分輸入放大器,從圖中可以得到:

√ISN+√ISP=√IO+√IO (3)

ISN+I(xiàn)SP=4αIo (4)

(-1≤α≤1)

所以,供給差分輸入的恒流源ISP和ISN決定式3。這兩個(gè)電流值由差分電路M5和M6和鏡像電流源M1、M2、M3、M4控制。比例因子α決定于M5/M6的輸入電壓,即運(yùn)算放大器的共模電壓。

為實(shí)現(xiàn)互導(dǎo)為常數(shù)所配置的直流偏置電路的運(yùn)算放大器的差分輸入放大器

圖2

該電路的主要缺點(diǎn)是,如果假設(shè)KN=KP,則電子和空穴遷移率的比例必須要滿(mǎn)足一定的要求且為常數(shù)。只有這個(gè)條件成立,才能使NMOS晶體管和PMOS晶體管的(W/L)N/(W/L)P與遷移率μn和μp配合來(lái)滿(mǎn)足KN=KP的假設(shè)條件。然而這個(gè)條件在集成電路生產(chǎn)過(guò)程中是不可能達(dá)到。第一,在不同的PMOS和NMOS工藝產(chǎn)生的電子、空穴的遷移率μn/μp大不相同;第二,即使在相同的MOS工藝中,遷移率也有30%的誤差。因此,需要設(shè)計(jì)不同的偏置電路,使差分輸入的互導(dǎo)為常數(shù),而不依賴(lài)于KN等于KP這個(gè)條件。

互導(dǎo)為常數(shù)的差分輸入電路

利用負(fù)反饋,對(duì)圖2中電路進(jìn)行改進(jìn)的集成運(yùn)放輸入電路如圖3所示。在這個(gè)電路中,KN不等于KP,P溝道差分輸入直流偏置電流Ip是動(dòng)態(tài)的,由P溝道場(chǎng)效應(yīng)管Mp提供。由Mb、Mp和差分輸入構(gòu)成的鏡像電流源由N溝道場(chǎng)效應(yīng)管Mb控制,因?yàn)镸b的柵極電壓是固定電壓Vb,當(dāng)Vin1和Vin2上升時(shí),M3和M3a的源極電流增大,Mb的源極電流和漏極電流下降,這樣Ip也隨其下降。

對(duì)圖2中電路進(jìn)行改進(jìn)的集成運(yùn)放輸入電路

圖3

結(jié)論

本文所提供的差分輸入的方法雖解決了低電壓運(yùn)算放大器輸入級(jí)的互導(dǎo)為常數(shù)的問(wèn)題,但是該方法還存在共模抑制比問(wèn)題,還需要進(jìn)一步的研究和解決。



評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉