新聞中心

EEPW首頁(yè) > 汽車電子 > 設(shè)計(jì)應(yīng)用 > 采用帶閃存結(jié)構(gòu)的FPGA對(duì)系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)有效管理

采用帶閃存結(jié)構(gòu)的FPGA對(duì)系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)有效管理

——
作者: 時(shí)間:2007-09-11 來(lái)源:電子設(shè)計(jì)技術(shù) 收藏
隨著工藝幾何尺寸越來(lái)越小,電子器件趨向于采用多種電壓供電,因此越來(lái)越易受到電壓和溫度波動(dòng)的影響,而且在所有電子系統(tǒng)設(shè)計(jì)中進(jìn)行系統(tǒng)管理的重要性也不斷增強(qiáng)。表面上好象無(wú)關(guān)的一系列任務(wù)其實(shí)都是以確保系統(tǒng)的正常運(yùn)作為目標(biāo),系統(tǒng)管理任務(wù)的重點(diǎn)就是使系統(tǒng)正常運(yùn)行的時(shí)間最長(zhǎng)、識(shí)別并傳送報(bào)警條件,以及記錄數(shù)據(jù)和報(bào)警的情況。面對(duì)由標(biāo)準(zhǔn)驅(qū)動(dòng)的市場(chǎng),OEM 廠商若要脫穎而出,當(dāng)中的關(guān)鍵要素是產(chǎn)品的可靠性和正常運(yùn)行時(shí)間。

系統(tǒng)管理解決方案

     目前系統(tǒng)管理的實(shí)現(xiàn)使用大量分立器件

     現(xiàn)今系統(tǒng)管理的實(shí)現(xiàn)需要大量的分立元器件 (有時(shí)數(shù)以百計(jì)),這種由各種固定功能芯片 (圖1) 和分立元件——如 CPLD、實(shí)時(shí)時(shí)鐘、上電控制器件、溫度監(jiān)測(cè)器、風(fēng)扇控制器、非易失性存儲(chǔ)器、PWM 和配置存儲(chǔ)器——構(gòu)成的系統(tǒng)占用了大量的電路板空間,而它們必須協(xié)調(diào)地工作才能創(chuàng)建緊密的解決方案。除了占用電路板空間之外,大量的元件既增加直接成本 (單元成本、裝配成本和庫(kù)存成本),又增加非直接成本 (設(shè)計(jì)時(shí)間、完成時(shí)間和終止時(shí)間)。此外,這些由硬件實(shí)現(xiàn)的分立解決方案常常需要因?yàn)槿諠u增加的設(shè)計(jì)變更而更改元件和/或重新設(shè)計(jì)電路板,這就需要昂貴且耗時(shí)的重新質(zhì)量認(rèn)證,使到

工程師難以創(chuàng)造平臺(tái)解決方案。

  系統(tǒng)管理的替代方法

  因?yàn)橄到y(tǒng)管理不是典型板級(jí)設(shè)計(jì)的主要目的,其實(shí)現(xiàn)常常會(huì)受到忽視。采取反應(yīng)性的系統(tǒng)管理方法 (針對(duì)每項(xiàng)個(gè)別任務(wù)),將帶來(lái)高成本和高元件數(shù)量問(wèn)題。然而,如果事先考慮周到的話,設(shè)計(jì)工程師利用現(xiàn)場(chǎng)可編程門陣列 () 技術(shù)便能輕易開(kāi)發(fā)系統(tǒng)管理解決方案。

  持續(xù)以超越市場(chǎng)平均發(fā)展水平的速度增長(zhǎng),在許多應(yīng)用中取代了專用集成電路 (ASIC)。然而,用戶對(duì)解決方案必須加以仔細(xì)考慮。盡管它們能夠提供靈活性和可重編程能力,但是,以SRAM為基礎(chǔ)的FPGA需要大量的處理以保持正常運(yùn)作。上電時(shí),以SRAM為基礎(chǔ)的FPGA必須根據(jù)其設(shè)計(jì)進(jìn)行配置,并常常需要進(jìn)行電壓上電順序控制,以防止編程錯(cuò)誤或其它片上問(wèn)題。利用以 SRAM為基礎(chǔ)的解決方案還要進(jìn)行欠壓檢測(cè),因?yàn)橐曰赟RAM結(jié)構(gòu)的 FPGA是易失性器件,用戶必須確保配置存儲(chǔ)器不會(huì)因電壓下降而擾亂。對(duì)于許多以SRAM為基礎(chǔ)的FPGA來(lái)說(shuō),低到60mV的電壓變化就足以使器件進(jìn)入未知狀態(tài),因此,需要將系統(tǒng)復(fù)位。

  利用以基于 Flash結(jié)構(gòu)的非易失性FPGA技術(shù)就可以避免這些問(wèn)題。以 Flash 為基礎(chǔ)的混合信號(hào)FPGA (如Actel的 Fusion可編程系統(tǒng)芯片) 可以執(zhí)行許多系統(tǒng)管理任務(wù),并提供單芯片實(shí)現(xiàn)方案,因而在維持系統(tǒng)可靠性的前提下取代許多分立元件并縮小電路板的空間,同時(shí)把成本至少減半。這些平臺(tái)中只有一種能夠集成和執(zhí)行所有的系統(tǒng)管理功能,并消除目前系統(tǒng)管理中面臨的“痛苦”和負(fù)擔(dān)。此外,集成了混合信號(hào)解決方案的 Flash 容許設(shè)計(jì)工程師為許多不同類型的FPGA而存儲(chǔ)設(shè)計(jì)文件,所以毋需在電路板上采用獨(dú)立的配置PROM。再者,與其它可重編程FPGA解決方案相類似,可配置及靈活的混合信號(hào)FPGA器件使到設(shè)計(jì)變更更易于實(shí)現(xiàn),而不論是在開(kāi)發(fā)過(guò)程中或是投入使用之后。

  電源管理

  電源管理是最受公認(rèn)的系統(tǒng)管理功能之一。系統(tǒng)管理的任務(wù)包括上電檢測(cè)和復(fù)位、上電排序、電壓監(jiān)測(cè)和微調(diào)、電流監(jiān)測(cè)等。因?yàn)橄到y(tǒng)中所有的電源軌都沒(méi)有被初始化,電源管理解決方案必須上電即行,且具靈活性,并支持單一高電壓電源。由于每塊獨(dú)特的板級(jí)設(shè)計(jì)都具有其自身的一套電源管理要求,電源管理芯片必須具有可配置性,以適應(yīng)來(lái)自板級(jí)的獨(dú)特和時(shí)刻變化的要求。

  許多系統(tǒng)從單一高電壓電源獲取電能。例如,高級(jí)的夾層卡 (AMC) 常見(jiàn)于先進(jìn)電信計(jì)算架構(gòu) (ATCA) 和MicroTCA機(jī)架上,通過(guò)指定單一的12V電源軌從中引出它們所需的較低電壓電源 (即3.3V、1.8V和0.9V)。最佳的電源管理芯片可以直接連接到并監(jiān)測(cè)高電壓電源,而不需要外部支持電路。高電壓工藝容許在模/數(shù)轉(zhuǎn)換器 (ADC) 中采用電壓較高的參考源,使到ADC具有較高的動(dòng)態(tài)范圍。

  工程師可以把特定的上電順序和斜率編寫到FPGA之中。具有模擬前端及上電即行能力并以Flash 為基礎(chǔ)的FPGA有高度靈活性,可以重復(fù)編程并支持到高壓信號(hào)的直接連接。此外,由于混合信號(hào)FPGA能夠方便地支持相同封裝引腳的多種功能,因此可根據(jù)系統(tǒng)要求在某些引腳上進(jìn)行電流監(jiān)測(cè),或把某些引腳配置為電壓監(jiān)測(cè)器。

FPGA系統(tǒng)管理

    熱管理

  維持適當(dāng)?shù)沫h(huán)境工作狀況是系統(tǒng)管理的一個(gè)關(guān)鍵要素。當(dāng)今的智能系統(tǒng)不僅監(jiān)測(cè)和管理熱狀況,還會(huì)分配系統(tǒng)的數(shù)據(jù)流量和數(shù)據(jù)裝載,以便更好地平衡系統(tǒng)及提高性能。利用一體化的溫度監(jiān)測(cè)能力,混合信號(hào) FPGA 容許設(shè)計(jì)工程師方便和有效地維持最佳的系統(tǒng)狀況,從而延長(zhǎng)正常運(yùn)行時(shí)間,并通過(guò)進(jìn)一步減少元件和降低成本來(lái)提高性能。當(dāng)今的混合信號(hào) FPGA 解決方案還能夠方便地監(jiān)測(cè)最多 10 個(gè)遠(yuǎn)端的溫度,從而增強(qiáng)這些器件作為優(yōu)秀的熱管理解決方案的地位。遙測(cè)溫度的功能使工程師不僅能夠跟蹤電源轉(zhuǎn)換器、入口或出口空氣的溫度,而且能夠檢測(cè)耗電的 FPGA 及處理器。除此之外,這些器件能夠處理風(fēng)扇控制,以執(zhí)行閉環(huán)的熱管理。

      診斷和預(yù)測(cè)

  盡管涉及一些成本和風(fēng)險(xiǎn),現(xiàn)今的典型系統(tǒng)常常能夠完全維持系統(tǒng)的正常運(yùn)行。然而,工程師常常需要在不添加元件的前提下跟蹤系統(tǒng)的歷史性能或故障。診斷和預(yù)測(cè) (或者說(shuō)確定故障模式并預(yù)測(cè)它們的能力) 正快速成為系統(tǒng)管理的重要元素。當(dāng)然,對(duì)于系統(tǒng)開(kāi)發(fā)來(lái)說(shuō),讀出關(guān)于板級(jí)系統(tǒng)工作過(guò)程的時(shí)間戳系統(tǒng)參數(shù)或回顧生產(chǎn)之后的故障分析是非常有價(jià)值的工作。類似地,當(dāng)試圖識(shí)別故障模式及設(shè)計(jì)弱點(diǎn)的時(shí)候,把針對(duì)板級(jí)系統(tǒng)的“黑盒子”綜合起來(lái)分析會(huì)節(jié)省寶貴的時(shí)間和人力。

  混合信號(hào) FPGA的片上 Flash 為設(shè)計(jì)工程師提供了能節(jié)省時(shí)間戳關(guān)鍵的系統(tǒng)參數(shù)的能力 — 如電源軌的電流消耗、器件溫度和電壓軌的波動(dòng)。該數(shù)據(jù)不僅可以在故障之后由工程師分析以鑒別故障的根源,而勇于創(chuàng)新的設(shè)計(jì)工程師正在尋求系統(tǒng)工作期間分析系統(tǒng)趨勢(shì)的方 法。通過(guò)分析板級(jí)系統(tǒng)生命期內(nèi)特殊參數(shù)的變化,工程師有可能在故障出現(xiàn)之前就對(duì)其進(jìn)行預(yù)測(cè),從而延長(zhǎng)系統(tǒng)的正常運(yùn)行時(shí)間。

  舉例說(shuō),在采樣電機(jī)控制應(yīng)用中,設(shè)計(jì)工程師可能測(cè)量流向線圈及電機(jī)轉(zhuǎn)子的電流,以決定什么時(shí)候按照已計(jì)劃好的式樣把該設(shè)備關(guān)停。在工業(yè)應(yīng)用中,因?yàn)榇_定問(wèn)題的代價(jià)不菲,并且從設(shè)備關(guān)停開(kāi)始就要損失利潤(rùn),因此,相比計(jì)劃關(guān)停而言,未經(jīng)計(jì)劃關(guān)停的成本要高得多。因此,以 Flash 為基礎(chǔ)的混合信號(hào)FPGA便能讓設(shè)計(jì)工程師在板級(jí)系統(tǒng)發(fā)生故障之前向維修人員預(yù)報(bào)故障信息。

  對(duì)于板級(jí)系統(tǒng)設(shè)計(jì)來(lái)說(shuō),系統(tǒng)管理功能 (如電源和熱管理) 的問(wèn)題再也不能事后考慮了?,F(xiàn)今的分立和固定功能實(shí)現(xiàn)方案都會(huì)招致高昂的設(shè)計(jì)成本,更要求不同的元件和板級(jí)變更造成較少的設(shè)計(jì)反復(fù)。單芯片、可配置的 FPGA 實(shí)現(xiàn)方案是理想的系統(tǒng)管理解決方案。以 Flash 為基礎(chǔ)的非易失性混合信號(hào) FPGA 如 Actel 的Fusion PSC 能夠減少元件數(shù)量、縮小電路板空間及降低系統(tǒng)總成本,從而提高了其可靠性和延長(zhǎng)系統(tǒng)正常運(yùn)行時(shí)間。

linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解(linux不再難懂)


評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉