PCI總線I／O時序波形觀測及分析

　　PCI總線(Peripheral Component Interconnect)即外設部件互連，是一種新型的、同步的、高帶寬的、獨立于處理器的總線。從1992年創(chuàng)立規(guī)范到如今，PCI總線已成為了事實上計算機的標準總線。其所以能在各類總線中脫穎而出，是因為其具有傳輸速度快、支持無限猝發(fā)讀寫方式、支持并行工作方式、獨立于處理器、提供4種規(guī)格、數(shù)據(jù)線和地址線采用了多路復用結構、支持即插即用功能等特點。本文重點介紹了PCI總線的寫周期的時序波形的測量技術及分析方法，給出了時序波形的分析結果。

　　2 PCI總線的功能

　　2.1 連接到PCI總線上的設備

　　連接到PCI總線上的設備分為兩類：

　　(1)主控設備(master)：PCI支持多主控設備，主控設備可以控制總線、驅(qū)動地址、數(shù)據(jù)及控制信號；

　　(2)目標設備(target)：不能啟動總線操作，只能依賴于主控設備向他進行傳遞或從中讀取數(shù)據(jù)。

　　2.2 有關PCI引腳信號

　　有關PCI引腳信號說明如下：

　　AD[31～0]：地址、數(shù)據(jù)信號復用線。PCI總線支持寫猝發(fā)和讀猝發(fā)。一個總線傳輸分為 一個地址傳送階段和一個或多個數(shù)據(jù)傳送階段。有效，表示地址傳送階段開始，此時AD[31～0]包含一個32位的物理地址，選中I／O的一個字節(jié)單元或主存的一個雙字單元。接下來為數(shù)據(jù)傳送階段(IRTY和TRDY同時有效)，此時AD[7～0]包含最低字節(jié)數(shù)據(jù)，AD[31～24]包含最高字節(jié)數(shù)據(jù)。

　　C／BE[3～0]：總線指令和字節(jié)允許信號的復用線。在地址傳送階段，C／BE[3～0]上傳送的是4位編碼的總線指令。在數(shù)據(jù)傳送階段，C／BE[3～0]用作字節(jié)允許標志，以決定數(shù)據(jù)線上的哪些字節(jié)數(shù)據(jù)為有效數(shù)據(jù)，C／BE[3～0]可依次對應于字節(jié)3，2，1，0。

　　FRAME：周期幀信號。由當前總線控制者產(chǎn)生，表示一個總線傳輸?shù)拈_始和延續(xù)。FRAME從無效變?yōu)橛行В砻骺偩€傳輸開始；保持有效，表明總線傳輸繼續(xù)進行(1個或n個數(shù)據(jù)節(jié)拍正在繼續(xù))；FRAME從有效變?yōu)闊o效，表明進入數(shù)據(jù)傳輸?shù)淖詈笠粋€數(shù)據(jù)傳送階段。

　　2.3 總線指令定義

　　在地址傳送階段，C／BE[3～0]線上送出總線指令的編碼信息。總線指令用于對目標設備說明當前總線控制者正在進行的總線傳輸類型。表1給出了總線指令的定義。

　　I／O讀：用于從一個被選中的I／O單元中讀取數(shù)據(jù)。

　　I／O寫：用于寫數(shù)據(jù)到一個被選中的I／O單元中。

　　3 測量PCI總線的I／O寫時序波形的技術及分析方法

　　測量PCI總線的I／O寫時序波形共分3個部分，如圖1所示。

　　具體的實現(xiàn)測量的過程及分析方法介紹如下

　　3.1 編寫測試程序

　　用匯編語言編寫測試程序，該程序如下：

　　3.2 制作測試板

　　PCI波形采用廈門廈華三寶計算機有限公司狀元一族主板，執(zhí)行標準號：Q／FSl0938-1999。

　　取一塊該PCI總線實驗板，根據(jù)引腳說明，將要測試的各點用焊接的方法引出，并標明引腳名稱，各測試點對應關系如下：

　　3.3 建立泰克示波器與PC機2通信連接

　　利用泰克TDS210型存儲示波器的RS 232通信接口與pc機2相連，該PC機用來將示波器測出的波形轉(zhuǎn)換為．CSV文件，過程如下：

　　PC機2與泰克示波器通信連接的操作步驟：

　　(1)TDS一210型存儲示波器RS 232通信接口用專用電纜與PC機相連。

　　(2)打開存儲示波器電源，啟動PC機2。

　　(3)在PC機2窗口中點擊Wavestar for Oscillose。

　　(4)點擊Instrument manater(檢測通信連接)→Responding(檢測完成，關閉"