硬件設(shè)計(jì)中一些術(shù)語(yǔ)的簡(jiǎn)稱

1.什么是BOM
2.什么是 LDO
3.什么是ESR
4.什么是TTL
5.什么是MOS、NMOS、PMOS、CMOS
6.什么是OC、OD
7.什么是線或邏輯與線與邏輯
8.什么是推挽結(jié)構(gòu)
9.什么是MCU、RISC、CISC、DSP
10.什么是FPGA和ASIC
11.FPGA 與 CPLD 的異同點(diǎn)


1.BOM(BillOfMaterial),是制造業(yè)管理的重點(diǎn)之一,簡(jiǎn)單的定義就是“記載產(chǎn)品組成所需使用材料的表”。以一個(gè)新產(chǎn)品的誕生來(lái)看:首先是創(chuàng)意與可行性研究的初期過(guò)程,接下來(lái)的過(guò)程就是初步的工程技術(shù)分析與原型產(chǎn)品的設(shè)計(jì),等到原型產(chǎn)品比較穩(wěn)定后,經(jīng)過(guò)自制或外購(gòu)分析(MakeorBuyAnalysisandDecision)后就會(huì)產(chǎn)生第一版的工程料表(EBOM,EngineeringBOM)。到正式量產(chǎn)之前,第一版的生產(chǎn)料表(PBOM,ProductionBOM)必須要先完成,以便企業(yè)內(nèi)的相關(guān)部門(mén)有所遵循。在此之后,就進(jìn)入了正常的例行維護(hù)階段。

2. 什么是 LDO（低壓降）穩(wěn)壓器?
LDO 是一種線性穩(wěn)壓器。線性穩(wěn)壓器使用在其線性區(qū)域內(nèi)運(yùn)行的晶體管或 FET,從應(yīng)用的輸入電壓中減去超額的電壓,產(chǎn)生經(jīng)過(guò)調(diào)節(jié)的輸出電壓。所謂壓降電壓,是指穩(wěn)壓器將輸出電壓維持在其額定值上下 100mV 之內(nèi)所需的輸入電壓與輸出電壓差額的最小值。正輸出電壓的LDO（低壓降）穩(wěn)壓器通常使用功率晶體管（也稱為傳遞設(shè)備）作為 PNP。這種晶體管允許飽和,所以穩(wěn)壓器可以有一個(gè)非常低的壓降電壓,通常為 200mV 左右;與之相比,使用 NPN 復(fù)合電源晶體管的傳統(tǒng)線性穩(wěn)壓器的壓降為 2V 左右。負(fù)輸出 LDO 使用 NPN 作為它的傳遞設(shè)備,其運(yùn)行模式與正輸出 LDO 的 PNP設(shè)備類似。更新的發(fā)展使用 CMOS 功率晶體管,它能夠提供最低的壓降電壓。使用 CMOS,通過(guò)穩(wěn)壓器的唯一電壓壓降是電源設(shè)備負(fù)載電流的 ON 電阻造成的。如果負(fù)載較小,這種方式產(chǎn)生的壓降只有幾十毫伏。

3.什么是ESR
電容的等效串聯(lián)電阻,越低的話Q值越小。

4.什么是TTL
Transistor-Transistor Logic晶體管-晶體管邏輯電路 (雙極性型電路,指包含電子和空穴兩種極性的載流子)

5.什么是MOS、NMOS、PMOS、CMOS
MOS(Metal-OxideSemiconductor 金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)管,單極性)有增強(qiáng)型和耗盡型兩種,主要是以下三類
P溝道增強(qiáng)型管構(gòu)成的PMOS電路
N溝道增強(qiáng)型管構(gòu)成的NMOS電路
PMOS和NMOS構(gòu)成的CMOS(互補(bǔ)MOS,Complementary Metal-Oxide-Semiconductor Transistor 互補(bǔ)型金屬氧化物半導(dǎo)體)電路

6.什么是OC、OD
集電極開(kāi)路門(mén)(集電極開(kāi)路 OC 或源極開(kāi)路 OD)
open-drain是漏極開(kāi)路輸出的意思,相當(dāng)于集電極開(kāi)路(open-collector)輸出,即ttl中的集電極開(kāi)路（oc）輸出。一般用于線或、線與,也有的用于電流驅(qū)動(dòng)。
open-drain是對(duì)mos管而言,open-collector是對(duì)雙極型管而言,在用法上沒(méi)啥區(qū)別。 
開(kāi)漏形式的電路有以下幾個(gè)特點(diǎn)：
a. 利用外部電路的驅(qū)動(dòng)能力,減少I(mǎi)C內(nèi)部的驅(qū)動(dòng)。 或驅(qū)動(dòng)比芯片電源電壓高的負(fù)載.
b.可以將多個(gè)開(kāi)漏輸出的Pin,連接到一條線上。通過(guò)一只上拉電阻,在不增加任何器件的情況下,形成“與邏輯”關(guān)系。這也是I2C,SMBus等總線判斷總線占用狀態(tài)的原理。如果作為圖騰輸出必須接上拉電阻。接容性負(fù)載時(shí),下降延是芯片內(nèi)的晶體管,是有源驅(qū)動(dòng),速度較快;上升延是無(wú)源的外接電阻,速度慢。如果要求速度高電阻選擇要小,功耗會(huì)大。所以負(fù)載電阻的選擇要兼顧功耗和速度。
c. 可以利用改變上拉電源的電壓,改變傳輸電平。例如加上上拉電阻就可以提供TTL/CMOS電平輸出等。
d. 開(kāi)漏Pin不連接外部的上拉電阻,則只能輸出低電平。一般來(lái)說(shuō),開(kāi)漏是用來(lái)連接不同電平的器件,匹配電平用的。
正常的CMOS輸出級(jí)是上、下兩個(gè)管子,把上面的管子去掉就是OPEN-DRAIN了。這種輸出的主要目的有兩個(gè)：電平轉(zhuǎn)換和線與。
由于漏級(jí)開(kāi)路,所以后級(jí)電路必須接一上拉電阻,上拉電阻的電源電壓就可以決定輸出電平。這樣你就可以進(jìn)行任意電平的轉(zhuǎn)換了。
線與功能主要用于有多個(gè)電路對(duì)同一信號(hào)進(jìn)行拉低操作的場(chǎng)合,如果本電路不想拉低,就輸出高電平,因?yàn)镺PEN-DRAIN上面的管子被拿掉,高電平是靠外接的上拉電阻實(shí)現(xiàn)的。（而正常的CMOS輸出級(jí),如果出現(xiàn)一個(gè)輸出為高另外一個(gè)為低時(shí),等于電源短路。）
OPEN-DRAIN提供了靈活的輸出方式,但是也有其弱點(diǎn),就是帶來(lái)上升沿的延時(shí)。因?yàn)樯仙厥峭ㄟ^(guò)外接上拉無(wú)源電阻對(duì)負(fù)載充電,所以當(dāng)電阻選擇小時(shí)延時(shí)就小,但功耗大;反之延時(shí)大功耗小。所以如果對(duì)延時(shí)有要求,則建議用下降沿輸出。 

7.什么是線或邏輯與線與邏輯？
在一個(gè)結(jié)點(diǎn)(線)上, 連接一個(gè)上拉電阻到電源 VCC 或 VDD 和 n 個(gè) NPN 或 NMOS 晶體管的集電極 C 或漏極 D, 這些晶體管的發(fā)射極 E 或源極 S 都接到地線上, 只要有一個(gè)晶體管飽和, 這個(gè)結(jié)點(diǎn)(線)就被拉到地線電平上. 
因?yàn)檫@些晶體管的基極注入電流(NPN)或柵極加上高電平(NMOS), 晶體管就會(huì)飽和, 所以這些基極或柵極對(duì)這個(gè)結(jié)點(diǎn)(線)的關(guān)系是或非 NOR 邏輯. 如果這個(gè)結(jié)點(diǎn)后面加一個(gè)反相器, 就是或 OR 邏輯. 如果用下拉電阻和 PNP 或 PMOS 管就可以構(gòu)成與非 NAND 邏輯, 或用負(fù)邏輯關(guān)系轉(zhuǎn)換與/或邏輯. 
這些晶體管常常是一些邏輯電路的集電極開(kāi)路 OC 或源極開(kāi)路 OD 輸出端. 這種邏輯通常稱為線與/線或邏輯, 當(dāng)你看到一些芯片的 OC 或 OD 輸出端連在一起, 而有一個(gè)上拉電阻時(shí), 這就是線或/線與了, 但有時(shí)上拉電阻做在芯片的輸入端內(nèi). 
順便提示如果不是 OC 或 OD 芯片的輸出端是不可以連在一起的, 總線 BUS 上的雙向輸出端連在一起是有管理的, 同時(shí)只能有一個(gè)作輸出, 而其他是高阻態(tài)只能輸入.

8.什么是推挽結(jié)構(gòu)
一般是指兩個(gè)三極管分別受兩互補(bǔ)信號(hào)的控制,總是在一個(gè)三極管導(dǎo)通的時(shí)候另一個(gè)截止.要實(shí)現(xiàn)線與需要用OC(open collector)門(mén)電路 .如果輸出級(jí)的有兩個(gè)三極管,始終處于一個(gè)導(dǎo)通、一個(gè)截止的狀態(tài),也就是兩個(gè)三級(jí)管推挽相連,這樣的電路結(jié)構(gòu)稱為推拉式電路或圖騰柱（Totem-pole）輸出電路（可惜,圖無(wú)法貼上）。當(dāng)輸出低電平時(shí),也就是下級(jí)負(fù)載門(mén)輸入低電平時(shí),輸出端的電流將是下級(jí)門(mén)灌入T4;當(dāng)輸出高電平時(shí),也就是下級(jí)負(fù)載門(mén)輸入高電平時(shí),輸出端的電流將是下級(jí)門(mén)從本級(jí)電源經(jīng) T3、D1 拉出。這樣一來(lái),輸出高低電平時(shí),T3 一路和 T4 一路將交替工作,從而減低了功耗,提高了每個(gè)管的承受能力。又由于不論走哪一路,管子導(dǎo)通電阻都很小,使RC常數(shù)很小,轉(zhuǎn)變速度很快。因此,推拉式輸出級(jí)既提高電路的負(fù)載能力,又提高開(kāi)關(guān)速度。供你參考。
是兩個(gè)參數(shù)相同的三極管或MOSFET,以推挽方式存在于電路中,各負(fù)責(zé)正負(fù)半周的波形放大任務(wù),電路工作時(shí),兩只對(duì)稱的功率開(kāi)關(guān)管每次只有一個(gè)導(dǎo)通,所以導(dǎo)通損耗小 效率高。
輸出既可以向負(fù)載灌電流,也可以從負(fù)載抽取電流。
推挽電路是兩不同極性晶體管輸出電路無(wú)輸出變壓器（有OTL、OCL等）。
是兩個(gè)參數(shù)相同的三極管或MOSFET,以退晚方式存在於電路中,各負(fù)責(zé)正負(fù)半周的波形放大任務(wù)

9.什么是MCU、RISC、CISC、DSP
MCU(Micro Controller Unit),又稱單片微型計(jì)算機(jī)(Single Chip Microcomputer),簡(jiǎn)稱單片機(jī),是指隨著大規(guī)模集成電路的出現(xiàn)及其發(fā)展,將計(jì)算機(jī)的CPU、RAM、ROM、定時(shí)數(shù)器和多種I/O接口集成在一片芯片上,形成芯片級(jí)的計(jì)算機(jī)。MCU按其存儲(chǔ)器類型可分為MASK(掩模)ROM、OTP(一次性可編程)ROM、FLASH ROM等類型。MASK ROM的MCU價(jià)格便宜,但程序在出廠時(shí)已經(jīng)固化,適合程序固定不變的應(yīng)用場(chǎng)合;FALSH ROM的MCU程序可以反復(fù)擦寫(xiě),靈活性很強(qiáng),但價(jià)格較高,適合對(duì)價(jià)格不敏感的應(yīng)用場(chǎng)合或做開(kāi)發(fā)用途;OTP ROM的MCU價(jià)格介于前兩者之間,同時(shí)又擁有一次性可編程能力,適合既要求一定靈活性,又要求低成本的應(yīng)用場(chǎng)合,尤其是功能不斷翻新、需要迅速量產(chǎn)的電子產(chǎn)品。
RISC,精簡(jiǎn)指令集計(jì)算機(jī),指的是CPU指令集的一種。RISC指令集的每條指令簡(jiǎn)單,執(zhí)行的動(dòng)作更少,但整體的時(shí)鐘速度可以很高,通?？梢蕴岣逤PU性能。 
CISC,復(fù)雜指令集計(jì)算機(jī),指的是另一種CPU指令集。CISC指令集的每條指令復(fù)雜,功能豐富,相對(duì)于RISC指令集,執(zhí)行同一個(gè)功能所需的指令更少,而執(zhí)行每條指令的時(shí)間會(huì)更長(zhǎng)。
DSP（digital singnal processor）是一種獨(dú)特的微處理器,是以數(shù)字信號(hào)來(lái)處理大量信息的器件。其工作原理是接收模擬信號(hào),轉(zhuǎn)換為0或1的數(shù)字信號(hào),再對(duì)數(shù)字信號(hào)進(jìn)行修改、刪除、強(qiáng)化,并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式。
DSP芯片,也稱數(shù)字信號(hào)處理器,是一種特別適合于進(jìn)行數(shù)字信號(hào)處理運(yùn)算的微處理器具,其主機(jī)應(yīng)用是實(shí)時(shí)快速地實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法。根據(jù)數(shù)字信號(hào)處理的要求,DSP芯片一般具有如下主要特點(diǎn)： 
（1）在一個(gè)指令周期內(nèi)可完成一次乘法和一次加法;
（2）程序和數(shù)據(jù)空間分開(kāi),可以同時(shí)訪問(wèn)指令和數(shù)據(jù);
（3）片內(nèi)具有快速RAM,通?？赏ㄟ^(guò)獨(dú)立的數(shù)據(jù)總線在兩塊中同時(shí)訪問(wèn);
（4）具有低開(kāi)銷或無(wú)開(kāi)銷循環(huán)及跳轉(zhuǎn)的硬件支持;
（5）快速的中斷處理和硬件I/O支持;
（6）具有在單周期內(nèi)操作的多個(gè)硬件地址產(chǎn)生器;
（7）可以并行執(zhí)行多個(gè)操作;
（8）支持流水線操作,使取指、譯碼和執(zhí)行等操作可以重疊執(zhí)行。
當(dāng)然,與通用微處理器相比,DSP芯片的其他通用功能相對(duì)較弱些。

10.什么是FPGA和ASIC
FPGA是可編程ASIC。
ASIC:專用集成電路,它是面向?qū)ｉT(mén)用途的電路,專門(mén)為一個(gè)用戶設(shè)計(jì)和制造的。
根據(jù)一個(gè)用戶的特定要求,能以低研制成本,短、交貨周期供貨的全定制,半定制集成電路。與門(mén)陣列等其它ASIC(Application Specific IC)相比,它們又具有設(shè)計(jì)開(kāi)發(fā)周期短、設(shè)計(jì)制造成本低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)。

11.FPGA 與 CPLD 的異同點(diǎn)
a.邏輯單元的粒度不一樣,設(shè)計(jì)靈活性不同。FPGA邏輯單元的粒度比CPLD小,因此設(shè)計(jì)更為靈活。
b.FPGA芯片的邏輯門(mén)密度比CPLD芯片高