True CIRCUITS:模擬IP正當(dāng)時(shí)
——
TCI提供的是以高品質(zhì)、低抖動的PLL、DLL和其他高速混合信號硬核,這些模擬電路的IP具有出色的魯棒性、可實(shí)現(xiàn)更多功能與創(chuàng)新應(yīng)用。隨著PLL、DLL等產(chǎn)品在通信等消費(fèi)電子領(lǐng)域得到廣泛應(yīng)用,TCI的業(yè)務(wù)得到了長足的發(fā)展。
由TCI公司開發(fā)的IP宏模塊,利用16位以上的控制提供頻率調(diào)制和非常高的頻率分辨率,能提供6.235~400 MHz的分頻參考頻率,參考分頻器(reference divider)的值在1到64之間。設(shè)計(jì)人員可以把一系列精密鎖相環(huán)(PLL)用作硬宏單元來向系統(tǒng)提供時(shí)鐘,執(zhí)行內(nèi)建頻率極限(frequency margin)測試,并為串行/解串器和視頻應(yīng)用提供穩(wěn)定的時(shí)鐘。TCI還推出經(jīng)硅認(rèn)證的臺積電65nm鎖相環(huán)(PLL)和延遲鎖相環(huán)(DLL)系列硬核,適用于高速時(shí)序應(yīng)用。TCI已對那些在其產(chǎn)品中整合了該IP的客戶進(jìn)行了授權(quán),并與其它領(lǐng)先硅代工廠和IDM就對采用其低至55nm工藝生產(chǎn)的PLL和DLL的porting和硅測試展開密切合作。 與此同時(shí)TCI采用65nm工藝生產(chǎn)的PLL和DLL設(shè)計(jì)均基于TCI業(yè)界領(lǐng)先的模擬時(shí)序電路,此模擬時(shí)序電路已在由不同代工廠和IDM采用0.25um至90nm工藝生產(chǎn)的上百款消費(fèi)產(chǎn)品中得到應(yīng)用。 采用65nm工藝為TCI新推出的PLL和DLL硬核的亮點(diǎn),TCI將繼續(xù)和其它核心合作伙伴和客戶就測試芯片和產(chǎn)前樣品的開發(fā)和硅驗(yàn)證共同努力。
評論