FPGA在語音存儲與回放系統(tǒng)中的應用

　　1 引言

　　隨著數字信號處理器、超大規(guī)模集成電路的高速發(fā)展，語音記錄技術已從模擬錄音階段過渡到數字錄音階段。在數字化錄音技術中，壓縮后的語音數據有些存儲在硬盤中，有些存儲在帶有掉電保護功能的RAM或FLASH存儲器中。筆者介紹的語音存儲與回放系統(tǒng)，未使用專用的語音處理芯片，不需要擴展接口電路，只利用FPGA作為核心控制器，就能完成語音信號的數字化處理，即實現語音的存儲與回放。

　　2 系統(tǒng)總體結構

　　數字化語音存儲與回放系統(tǒng)的基本工作原理是將模擬語音信號通過模數轉換器(A/D)轉換成數字信號，再通過控制器控制存儲在存儲器中;回放時，由FPGA控制將數據從存儲器中讀出，然后通過數模轉換器(D/A)轉換成模擬信號，經放大后由揚聲器輸出。本設計方案系統(tǒng)總體結構框圖如圖1所示。

　　3 各部分電路設計

　　3.1 音頻前置放大器

　　聲音通過傳聲器轉換成微弱的電信號(mV級)，必須進行放大才能經A/D轉換送入單片機。可采用專用的音頻前置放大器。本系統(tǒng)采用頻帶寬、噪聲低、失真小的NE5534芯片，如圖2所示。

　　3.2 帶通濾波器(BPF)

　　本系統(tǒng)選用有源帶通濾波器，由運算放大器OP07組成。其中心頻率f0=1 kHz，通帶為300 Hz～3.4 kHz。如圖3所示。

　　3.3 A/D轉換器

　　帶通濾波器的輸出信號經采樣保持(LF398)后送A/D轉換電路進行抽樣和量化，將模擬信號轉換成8 bit數字信號。本系統(tǒng)選用AD7820芯片。

　　AD7820有2種工作模式，由MODE決定：當MODE接高電平時芯片工作在WR模式下;當接低電平時工作在RD模式下。本系統(tǒng)將芯片設置在WR模式的S-A方式(最簡單的方式)下，即：MODE接高電平，RD和CS持續(xù)接低電平。當WR變低時開始轉換，在WR上升沿的700 ns后，轉換數據被輸出。

　　本系統(tǒng)采樣頻率fs=250 kHz，字長8 bit。 AD7820為高速、微型、單通道A/D轉換器，采用逐次比較技術，轉換時間1.36μs，轉換范圍0～5 V，使用單電源+5 V供電。逐次比較使用31個比較器，1個高4位ADC和1個低4位ADC，輸入信號被抽樣電路追蹤和保持;有專門ADC輸出接口設計，可與任何端口連接而不需要接口路基電路。所有的數字信號輸出使用鎖存與三態(tài)緩沖電路，使其可直接與微處理器的數據總線和系統(tǒng)的輸入端口相連接。

　　3.4 D/A轉換器

　　語音回放需將存儲的數字信號通過D/A轉換器轉換成語音模擬信號。本系統(tǒng)選用DAC0808，其為8 bitD/A集成電路芯片，滿量程輸出需要150 ns，用