Tensilica應(yīng)用CoWare ESL 2.0技術(shù)集成鉆石標(biāo)準106Micro處理器

　　Coware公司和Tensilica公司日前共同宣布，在CoWare平臺架構(gòu)中集成Tensilica公司可授權(quán)的業(yè)界最小的32位處理器IP核—Diamond Standard 106Micro。該集成為設(shè)計工程師提供了一流的ESL 2.0解決方案，使其能夠采用Tensilica公司處理器IP核進行平臺架構(gòu)設(shè)計、平臺驗證和軟件開發(fā)，從而開發(fā)出市場上最小面積、最低功耗和最高性能的產(chǎn)品。

　　該最新集成將CoWare和Tensilica之間獨特的合作關(guān)系擴展到完整的鉆石標(biāo)準系列和Xtensa可配置處理器產(chǎn)品線。Tensilica處理器IP核已在CoWare平臺架構(gòu)上被設(shè)計工程師廣泛使用，以進行關(guān)鍵設(shè)計部分：架構(gòu)及其性能分析，如軟件執(zhí)行、存儲器架構(gòu)和總線占用，從而更快速開發(fā)出更好的設(shè)計產(chǎn)品。

　　Tensilica市場副總裁Steve Roddy表示，“我們雙方的客戶都認識到采用CoWare強大的工具和其對ESL 2.0的支持可提高開發(fā)效率。通過與CoWare公司一起工作，我們能夠幫助客戶顯著縮短SoC平臺設(shè)計周期。”

　　CoWare公司IP和第三方關(guān)系部市場經(jīng)理Tom De Schutter表示，“通過支持這一小型、低功耗、高效的處理器，我們能為客戶在其設(shè)計產(chǎn)品中提供另一項業(yè)界領(lǐng)先的處理選項。大量的超大系統(tǒng)公司正在采用CoWare公司的ESL2.0解決方案來使用Tensilica公司的IP核?！?/P>

　　Diamond Standard 106Micro IP核在65納米GP工藝下少于1平方毫米，功耗僅0.029 mW/MHz。這使其在非常小的面積下能夠得到驚人的750 Dhrystone MIPS的性能。Diamond Standard 106Micro對于那些想從8位和16位控制器升級為32位處理器以取得額外的性能和C級編程靈活度的設(shè)計工程師，以及那些需要一個小型高效系統(tǒng)或子系統(tǒng)級控制器來開發(fā)從外圍設(shè)備和接口設(shè)計到網(wǎng)絡(luò)設(shè)備、汽車電子、工業(yè)控制以及諸如玩具、游戲和娛樂設(shè)施等消費類電子產(chǎn)品等應(yīng)用的設(shè)計工程師來說，特別具有吸引力。