多核調試新方法探討
——
加入技術交流群
要想充分發(fā)揮多核以及多處理解決方案的潛能，僅僅擁有高性能的芯片是不夠的，還需要采用新的編程方法、調試方法和工具。在傳統(tǒng)上，JTAG調試技術主要是用于硬件Bring-Up，如今也常常被用于配合基于代理的調試（agent-based debugging）。然而，在多核和多處理的環(huán)境中，片上調試（on-chip debugging）正在扮演著越來越重要的角色。
多核軟件調試的難點所在
多核環(huán)境顯著增加了系統(tǒng)復雜度，因此在對操作系統(tǒng)和與多核相關的硬件進行調試的時候，就必須采用一整套更有效的工具。在嵌入式軟件開發(fā)工作中，多核主要呈現為多處理的形式，而這些處理器的內核不一定要處在同一個芯片之中。不論這些處理器內核是在同一個芯片之中，或者是分布在同一個電路板中的多個芯片之中，甚至是同一個系統(tǒng)中的多個電路板之中，開發(fā)人員都必須解決好多處理環(huán)境中的調試問題。
多核與多處理技術為系統(tǒng)調試帶來了許多新的挑戰(zhàn)，因為系統(tǒng)復雜度不斷增加，要通過優(yōu)化硬件和軟件來充分發(fā)揮
其中的性能潛力，難度就更大了。其中最主要的挑戰(zhàn)來自以下幾個方面：第一，有效地管理內存和外設等共享資源；第二，在多內核、多電路板和多操作系統(tǒng)的環(huán)境中對操作系統(tǒng)和應用代碼進行調試；第三，優(yōu)化JTAG接口并充分利用JTAG帶寬；第四，調試單一芯片中的同構和異構多核，進而實現整個系統(tǒng)的協同調試；第五，有效地利用JTAG與基于代理的調試方法，確保不同調試工具之間的順暢協同；第六，確保多核環(huán)境中應用調試的同步機制。
在多核調試中，主要是在解決一個核心問題——由SoC廠商所提供的JTAG接口所造成的局限性。為了節(jié)省成本，許多SoC廠商都只為芯片提供單一的JTAG接口，而不理會其中包含了多少個內核。對于開發(fā)者來說，最大的挑戰(zhàn)就是經濟有效地使用這些接口來同步多核以及多處理的調試工作，而經常用到的就是采用IEEE 1149.1標準daisy-chain方法。
在JTAG接口中有4條線：TDI、TDO、TCK和TMS。為了在多核調試中能夠與LTAG接口相連，主要涉及到TDI和TDO。在daisy-chain中，前一個內核的輸出被連接到后一個內核的輸入，以這種方式連接，直到抵達所有的內核。daisy-chain方法是基于標準的，得到了廣泛的應用，并且在所有的多核環(huán)境中都是有效的。
在daisy-chain方法中，JTAG調試器利用JTAG服務器的軟件接口來解決多核環(huán)境中經常遇到的JTAG連接受限問題。不論內核位于何處，JTAG服務器都可通過JTAG接口來實現每個內核的編址。JTAG服務器也幫助開發(fā)者實現同一個JTAG下的內核同步、進程的起始與停止以及連接的增加和移除，而且不會影響到掃描鏈（Scan-Chain）中的處理器或整個系統(tǒng)。這種方法可以保持精確的時鐘，同時為跨越多個內核的不同操作系統(tǒng)或者同一個操作系統(tǒng)中不同進程的調試提供便利，而daisy-chain方法的核心目標是性能和JTAG帶寬的充分利用。
daisy-chain方法中JTAG的主要問題是在Shift-IR階段發(fā)送的數據量取決于在掃描鏈中發(fā)出數據的裝置數量以及每個設備的IR長度。例如，在一個包含3個裝置的daisy-chain中訪問一個8位IR寄存器需要24Bit的數據量。這類問題對于DR同樣存在，但由于一個處于bypass模式的裝置在Shift-DR階段實際上只需要1bit的數據，從而使這類問題的影響變得比較小。如果JTAG服務器能夠設計得恰如其分，幾乎就可以避免對性能造成任何影響。這也正是Wind River所提供的JTAG解決方案的最大特色。
OCD是多核調試利器
單一調試器的主流方法仍然是JTAG多路技術。這種技術對IEEE JTAG標準規(guī)范進行了拓展，以便為通過共享JTAG接口連接起來的每個內核提供獨立的調試器。在多路技術的支持下，通過對希望調試的內核進行注冊登記（Registering），開發(fā)人員可經由單一JTAG接口訪問多個離散狀態(tài)的內核。這種解決方案的最大優(yōu)勢在于它的連接和調試性能。因為多路技術單獨連接到每個內核，因而避免了daisy-chaining方法中所遇到的比特位移(bit shifting)方面的麻煩，因而在單芯片中的多核系統(tǒng)中具有更高的性能。這種方式的另一個好處是不需要對開發(fā)工具進行修改，從而可以順暢地應用在多個開發(fā)項目之中。
多路技術方法所存在的主要問題是在多內核調試過程中無法同時啟動和停止內核來同步應用。如果要停止全部內核，開發(fā)人員只能順序地逐個進行，這就引發(fā)了調用延遲問題。在調試過程中的延遲問題,會導致很難在內核之間的操作系統(tǒng)、中間件和應用中找到發(fā)生問題的確切位置，特別是當運行在不同內核之中的應用存在相互依賴性的時候，這個問題就更為突出。例如，某個產品包含DSP功能和ARM 9內核，其中DSP用來處理視頻流，ARM 9內核提供文件系統(tǒng)，那么內核的啟動與停止同步將會十分關鍵。如果調試過程中在ARM內核的啟動和DSP的停止之間出現過多的延遲，DSP視頻流數據很快就會溢滿ARM文件緩沖區(qū)，而視頻流也將會中止。如果出現這種情況，就很難判斷系統(tǒng)中的問題出在哪里。而且，多路進程也給開發(fā)人員在故障排除時帶來了許多新的問題，將會大幅度增加調試時間。
另外，如果在有多個廠商芯片組成的異構多核環(huán)境中進行調試工作，例如處理器來自一個廠商，而DSP器件來自另一個廠商，還會有更復雜的問題需要處理。因為這種情況下的多路（Muxing）機制更為復雜，如果各部分之間的兼容性沒有得到保證，也就很難保證系統(tǒng)正常運行。此時，僅僅依靠多路技術是無法解決問題的，開發(fā)人員就需要采用可編址掃描端口（addressable scan port），這也可能是最后僅有的方法了。這種架構需要用到非常特殊的組件，這些組件可以讓開發(fā)人員把JTAG掃描鏈分割成多個功
能組，并通過唯一的地址來訪問每個功能組。這是一種多支路（multi-drop）架構，經常被用于底板（Backplane）環(huán)境之中。在這里，有一個分別可編址的掃描鏈在底板內實現路由（Routed）,從而使機箱中的每個底板都擁有自己專屬的掃描鏈。這種架構的運行速度受限于可編址掃描端口的速度，最典型的情況是25MHz。
總之，在多核開發(fā)中，JTAG調試可以承擔非常有價值的角色，有效地改善“編輯-編譯-調試”周期時間。然而，實現這一點的前提是把JTAG調試與基于標準的集成化開發(fā)環(huán)境（例如Eclipse）緊密地集成起來。最理想的技術方案是，在Daisy Chain中采用遵從IEEE 1149.1 JTAG標準的單一的JTAG調試器，而JTAG的主要作用是改善系統(tǒng)的吞吐能力和性能。在On-Chip Debugging(片上調試)方面，Wind River可以提供獨有的能力，在其產品中有效地集成了基于代理的調試技術，從而幫助開發(fā)人員，即使在面臨非常復雜的系統(tǒng)時，也可以極大地改善調試工作效率。
利用Wind River提供的JTAG解決方案，也就是Workbench On-Chip Debugging，開發(fā)人員可以同時停止或者啟動任何內核,在一個或者多個內核上設置斷點，其中還可以包括條件斷點。此外，Workbench Eclipse框架和基于代理的調試方式使開發(fā)人員在單一控制臺上即可管理多內核/多處理應用的開發(fā)。開發(fā)人員可以在JTAG調試和基于代理調試二者之間靈活地選擇，例如在硬件Bring-Up、內核、中間件和其他應用功能調試的時候采用JTAG連接，然后在自己認為適當的時機平滑地轉移到基于代理的調試，而這些調試工作都是圍繞著同一個應用的。這些能力都會增加不同開發(fā)人員之間的協同能力，同時改善異常問題的判定效率，從而加快整個開發(fā)與調試進程。
linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解（linux不再難懂）
評論