下一代的模擬和射頻設(shè)計(jì)驗(yàn)證工具

    目前最先進(jìn)的模擬和射頻電路，正廣泛應(yīng)用于消費(fèi)電子產(chǎn)品、無(wú)線通訊設(shè)備、計(jì)算機(jī)和網(wǎng)絡(luò)設(shè)備的SoC中。它們帶來(lái)了一系列驗(yàn)證方面的挑戰(zhàn)，而這些挑戰(zhàn)往往是傳統(tǒng)SPICE、FastSPICE和射頻仿真軟件無(wú)法完全解決的。這些挑戰(zhàn)包括：多于10萬(wàn)個(gè)器件的設(shè)計(jì)復(fù)雜度、大于幾GHz的時(shí)鐘主頻、納米級(jí)的CMOS工藝技術(shù)、低功耗、工藝變化、非常明顯的非線性效應(yīng)、極度復(fù)雜的噪聲環(huán)境以及無(wú)線/有線通訊協(xié)議的支持問(wèn)題。 

 
　　在現(xiàn)如今大多數(shù)傳統(tǒng)的電路仿真軟件開發(fā)時(shí)，這些挑戰(zhàn)都還沒(méi)有存在。在很多情況下，當(dāng)今的模擬和射頻電路在流片之前的驗(yàn)證工作往往就是收斂性和精度的問(wèn)題。現(xiàn)有的驗(yàn)證流程并沒(méi)有很好地跟上設(shè)計(jì)復(fù)雜程度的變化，因此，對(duì)于全定制的模擬/射頻子系統(tǒng)芯片來(lái)說(shuō)，設(shè)計(jì)團(tuán)隊(duì)往往需要花上幾周甚至幾個(gè)月的時(shí)間進(jìn)行驗(yàn)證。設(shè)計(jì)者往往傾向于使用過(guò)于保守的設(shè)計(jì)方法，導(dǎo)致設(shè)計(jì)不夠完全優(yōu)化，增加了驗(yàn)證時(shí)間。因此，模擬/射頻驗(yàn)證技術(shù)的不足是導(dǎo)致這些芯片推遲量產(chǎn)的主要原因。

　　傳統(tǒng)的SPICE模擬器不再能夠滿足要求。新的驗(yàn)證工具要求SPICE提供高精度的噪聲分析、更快的驗(yàn)證速度，以及增加的容量。Berkeley設(shè)計(jì)自動(dòng)化公司的精確電路分析工具展示了解決當(dāng)今復(fù)雜驗(yàn)證問(wèn)題的能力。本文將回顧面向消費(fèi)、無(wú)線、計(jì)算機(jī)和網(wǎng)絡(luò)應(yīng)用的SoC中的模擬/射頻驗(yàn)證技術(shù)存在的問(wèn)題，并探討新技術(shù)如何能夠幫助領(lǐng)先的半導(dǎo)體公司顯著降低產(chǎn)品驗(yàn)證時(shí)間，從而迅速投入批量生產(chǎn)。

　　模擬/射頻驗(yàn)證

　　遇到的巨大挑戰(zhàn)

　　基于SPICE仿真的驗(yàn)證流程對(duì)于小規(guī)模的模擬/射頻模塊來(lái)說(shuō)很有效。但是，由于SoC中要集成的模擬功能越來(lái)越多，同時(shí)，便攜式無(wú)線以及消費(fèi)設(shè)備市場(chǎng)中還在不斷涌現(xiàn)新的功能模塊，因此，模擬/射頻模塊的復(fù)雜度在高速增長(zhǎng)。傳統(tǒng)用于小型模擬/射頻模塊的驗(yàn)證流程已經(jīng)不能有效地應(yīng)用在那些復(fù)雜的大型模擬/射頻電路中。仿真往往需要幾天到幾周，在許多情況下，甚至無(wú)法收斂。

　　模擬電路已從原來(lái)的上百個(gè)器件增長(zhǎng)到現(xiàn)在的10幾萬(wàn)個(gè)器件。設(shè)計(jì)現(xiàn)在分為多層次和多模塊，通常會(huì)將無(wú)源器件集成  
在相同的襯底上。因此，仿真器需要有對(duì)全電路進(jìn)行功能仿真的能力。目前，電路頻率從MHz提高到了數(shù)GHz。周期性分析成為許多高速模擬電路應(yīng)用的一個(gè)重要要求。仿真器需要很好地處理瞬態(tài)和周期性分析，以更好地預(yù)測(cè)芯片實(shí)際的工作性能。

　　另外，目前的射頻電路無(wú)一例外地轉(zhuǎn)向多工作頻率的方式，頻率之間的差別會(huì)達(dá)到幾個(gè)數(shù)量級(jí)，如集成了VCO(壓控振蕩器)、混頻器等的收發(fā)器芯片。仿真器必須能夠高效率地執(zhí)行瞬態(tài)分析，以適應(yīng)那些有多個(gè)工作頻率而且頻率之間差別很大的電路。

　　工藝技術(shù)的不斷發(fā)展和演變是驗(yàn)證問(wèn)題日益嚴(yán)重的另外一個(gè)原因。模擬和射頻電路從以前的微米級(jí)工藝(如雙極工藝)轉(zhuǎn)變?yōu)楝F(xiàn)在的CMOS納米級(jí)工藝。在納米級(jí)工藝中，圓片間和圓片內(nèi)的工藝參數(shù)變化會(huì)極大地影響電路性能和良率。自動(dòng)校準(zhǔn)技術(shù)能夠幫助解決這一問(wèn)題，但代價(jià)就是額外的設(shè)計(jì)復(fù)雜度和設(shè)計(jì)面積的增大。因此，對(duì)于中等規(guī)模的電路來(lái)說(shuō)，仿真器需要具有SPICE的精確性和高性能，以進(jìn)行各種工藝角和蒙特卡洛分析。

　　在這些高性能的復(fù)雜電路中，互連線和PCB板會(huì)顯著影響電路在GHz頻率的工作表現(xiàn)，特別是在納米級(jí)的CMOS工藝下，影響更加明顯。寄生參數(shù)分析非常必要，用于找出敏感的模塊，并驗(yàn)證其在周圍環(huán)境中的互連情況。因此，對(duì)于具有多模塊的電路來(lái)說(shuō)，仿真器需要具有像SPICE那樣能夠在布局后進(jìn)行高效寄生參數(shù)提取的能力，同時(shí)也包括對(duì)PCB板布線的處理。

　　最后，器件固有噪聲(如熱噪聲和閃爍噪聲)以及其它數(shù)字/模擬/射頻電路引起的外部噪聲已經(jīng)演變?yōu)橐浑A效應(yīng)。器件的噪聲能顯著影響重要的模擬和射頻電路模塊， 如ADC、VCO、PLL等。仿真器必須能夠提供精確的內(nèi)部分析和外部分析，包括隨機(jī)噪聲源和確定噪聲源。

　　目前電路仿真工具的局限

　　目前來(lái)自設(shè)計(jì)團(tuán)隊(duì)的主要抱怨是，對(duì)于那些復(fù)雜的模塊設(shè)計(jì)和全電路驗(yàn)證來(lái)說(shuō)，能夠很好地為小型模擬和射頻電路工作的傳統(tǒng)SPICE仿真流程已經(jīng)無(wú)法滿足要求。對(duì)于小模塊設(shè)計(jì)，設(shè)計(jì)師依靠晶體管級(jí)的SPICE仿真，能夠充分精確地驗(yàn)證他們的小電路模塊。他們通常進(jìn)行電路仿真、布局后仿真、參數(shù)變化分析(工藝角和蒙特卡洛分析)，還包括封裝電感和傳輸線效應(yīng)分析、噪聲分析(確定的熱噪聲和閃爍噪聲)和射頻電路的周期性分析。這些仿真能夠保證電路的功能和性能，而且對(duì)于小模塊來(lái)說(shuō)，能夠大大減少芯片不工作的風(fēng)險(xiǎn)。

　　但是，對(duì)于相對(duì)規(guī)模較大的設(shè)計(jì)來(lái)說(shuō)，如果設(shè)計(jì)師想得到同樣充分精確的SPICE仿真，那將是一件無(wú)法完成的任務(wù)。用傳統(tǒng)的SPICE仿真器對(duì)大型模塊，如PLL或多通道DC-DC轉(zhuǎn)換器進(jìn)行瞬態(tài)分析，可能需要幾天或幾周。另外，在許多情況下，這些仿真器很難在直流靜態(tài)工作點(diǎn)獲得收斂。

　　數(shù)字FastSPICE仿真器是大型數(shù)字電路設(shè)計(jì)的另外一個(gè)選擇，但它們不能解決模擬/射頻電路的驗(yàn)證挑戰(zhàn)。FastSPICE仿真器往往利用簡(jiǎn)化的假定和估計(jì)來(lái)提高仿真速度，所需的代價(jià)就是要犧牲精確性。但很多時(shí)候，精確度對(duì)于模擬和射頻應(yīng)用來(lái)說(shuō)是非常重要的。 

{{分頁(yè)}} 

下一代模擬/射頻電路

　　驗(yàn)證工具

　　Berkeley設(shè)計(jì)自動(dòng)化公司的精確電路分析(PCA)技術(shù)使電路設(shè)計(jì)師能夠快速分析和驗(yàn)證問(wèn)題，這往往是利用其它工具所無(wú)法實(shí)現(xiàn)的。結(jié)合在應(yīng)用數(shù)學(xué)和優(yōu)化數(shù)值分析上取得的研究成果，公司開發(fā)了此項(xiàng)技術(shù)。該技術(shù)具有與SPICE相當(dāng)?shù)木_性、5倍~10倍的性能提升，以及優(yōu)異的直流和周期性穩(wěn)態(tài)收斂特性。新工具無(wú)需針對(duì)特定的模塊進(jìn)行微調(diào)，而且和目前所有主流的SPICE仿真器、射頻仿真器，以及它們的設(shè)計(jì)環(huán)境兼容。此工具的有效性已經(jīng)被超過(guò)100個(gè)芯片的設(shè)計(jì)所證明，涉及的工藝流程從0.5mm到65nm。

　　和數(shù)字FastSPICE仿真器不同，精確電路分析技術(shù)不做簡(jiǎn)化的假定或估計(jì)。它對(duì)原始電路最基本的器件方程進(jìn)行求解，其精確性甚至?xí)絊PICE仿真器。這意味著，它不需要仿真器在模塊級(jí)對(duì)電路進(jìn)行微調(diào)，因此在電路的每個(gè)節(jié)點(diǎn)上都能提供充分的精確性。每次仿真都是對(duì)電路性能的充分仿真。這項(xiàng)技術(shù)的重大突破在于解決了一系列新出現(xiàn)的驗(yàn)證問(wèn)題。

　　精確電路分析產(chǎn)品線主要包括以下3種工具：

　　模擬FastSPICE：可提供SPICE級(jí)別的精確電路仿真，速度提升5倍~10倍，具有優(yōu)秀的直流靜態(tài)工作點(diǎn)收斂性能，并不需要仿真器對(duì)模塊進(jìn)行微調(diào); 
　　射頻FastSPICE：可提供SPICE級(jí)別的精確電路周期性分析，速度提升5倍~10倍，具有優(yōu)越的周期穩(wěn)態(tài)收斂性能和硅精確的振蕩噪聲分析; 
　　PLL噪聲分析器：隨機(jī)非線性引擎能提供快速的閉環(huán)整數(shù)N PLL噪聲分析，和實(shí)際芯片相比，精確度在~1dB以內(nèi)。
　　模擬FastSPICE使用精確電路分析多速率瞬態(tài)引擎，和SPICE相比，它能提供魯棒性很強(qiáng)的直流靜態(tài)工作點(diǎn)收斂性  
能、SPICE級(jí)別的精確性和更快的速度。其應(yīng)用領(lǐng)域包括任何要求SPICE級(jí)精確度的瞬態(tài)仿真。模擬FastSPICE已經(jīng)被大量電路設(shè)計(jì)所采用，包括802.11a/b/g收發(fā)器、??ADC、包括帶隙基準(zhǔn)電壓源和偏置電路的自動(dòng)增益控制設(shè)計(jì)、高速I/O和數(shù)GHz的PLL，這些應(yīng)用實(shí)例均證明了模擬FastSPICE具有優(yōu)越的性能。

　　具體性能

　　使用新工具來(lái)檢驗(yàn)當(dāng)今領(lǐng)先的消費(fèi)、無(wú)線設(shè)備、計(jì)算機(jī)和網(wǎng)絡(luò)設(shè)備等產(chǎn)品的電路設(shè)計(jì)時(shí)的一些性能結(jié)果如表1所示。對(duì)于列出的具有代表性的電路，新工具的瞬態(tài)仿真具有SPICE級(jí)別的精確性。

　　這些電路的復(fù)雜程度涵蓋了兩個(gè)數(shù)量級(jí)，應(yīng)用包括無(wú)線收發(fā)器、復(fù)雜的模擬/混合信號(hào)芯片和消費(fèi)芯片等。所有這些都是以原來(lái)的測(cè)試平臺(tái)和電路配置進(jìn)行的設(shè)計(jì)。所有這些結(jié)果均不需要仿真器的模塊級(jí)微調(diào)。對(duì)于各個(gè)設(shè)計(jì)，電路設(shè)計(jì)師將重要信號(hào)的波形和重要節(jié)點(diǎn)的測(cè)量與目前使用的SPICE仿真器得出的結(jié)果進(jìn)行比較，從而證明了新工具具有SPICE級(jí)別的精確度。

　　結(jié)語(yǔ)

　　流片前芯片中模擬/射頻模塊的驗(yàn)證問(wèn)題對(duì)于設(shè)計(jì)團(tuán)隊(duì)來(lái)說(shuō)是一個(gè)巨大的挑戰(zhàn)?，F(xiàn)有的仿真流程不能與設(shè)計(jì)復(fù)雜度同步發(fā)展，結(jié)果導(dǎo)致對(duì)于模擬/射頻子系統(tǒng)來(lái)說(shuō)，設(shè)計(jì)師必須花費(fèi)數(shù)周甚至數(shù)月的時(shí)間來(lái)進(jìn)行系統(tǒng)驗(yàn)證。傳統(tǒng)的SPICE不再能滿足要求。而Berkeley設(shè)計(jì)自動(dòng)化公司的精確電路分析工具及其結(jié)果展示出其打破瓶頸并足以解決這些復(fù)雜驗(yàn)證問(wèn)題的能力。