65nm和超越65nm的IC制造挑戰(zhàn)

65nm和超越65nm的IC制造挑戰(zhàn)
Manufacturing Challenges:65nm And Beyond
全球IC制造業(yè)在2004年取得輝煌業(yè)績，銷售總額達到2180億美元，提前完成了國際半導(dǎo)體技術(shù)發(fā)展路線圖（ITRS）的90nm節(jié)點進程，十多座300mm晶圓廠正在投產(chǎn)或共建，全球以Intel為首的十大IC供應(yīng)商都在加緊研發(fā)65nm工藝，Intel、TI、三星、東芝、臺積電開始小批量生產(chǎn)65nm工藝的IC，謀求技術(shù)領(lǐng)先，搶占市場。根據(jù)2004的修正的ITRS最新技術(shù)進程可知，90nm節(jié)點正好在2004年完成了DRAM指標，65nm節(jié)點預(yù)定在2007年和45nm節(jié)點預(yù)定在2010年達到DRAM的生產(chǎn)水平，因為存儲器IC的制造工藝最成熟，而且單元電路相同，比較容易設(shè)計和測試。對于電路單元更復(fù)雜的邏輯IC和混合IC來說，65nm節(jié)點和45nm節(jié)點的完成時間要推后兩年，分別至2009年和2012年完成。
2004年修下的ITRS最新IC技術(shù)進程
年份
2003
2004
2005
2006
2007
2008
2009
2010
技術(shù)節(jié)點

hp90

hp65

hp45
DRAM半柵長
100
90
80
70
65
57
50
45
(hp , nm)
ITRS的IC技術(shù)進程曲線是與摩爾定律相符合的，如果注意到ITRS的hpxx節(jié)點數(shù)字，即可發(fā)現(xiàn)，hp(130)2、hp(90)2、hp(65)2、hp(45)2分別等于169、81、42、20，亦即后一節(jié)點的柵極面積是前一節(jié)點的1/2，正好縮小2倍，相應(yīng)晶體管面積縮小4倍，摩爾定律預(yù)測IC的集成度每18個月增加1倍，而ITRS的IC技術(shù)進程的節(jié)點步進時間是3年，相當(dāng)在36個月內(nèi)實現(xiàn)集成度翻兩番。IC供應(yīng)商為了技術(shù)領(lǐng)先，為了市場份額，越過90nm節(jié)點后，再繼續(xù)攀登65nm節(jié)點。根據(jù)權(quán)威人士的論證，摩爾定律在10年內(nèi)仍然有效，但越來越逼近極限，換句話說難度大增，所需資本投入非常巨大，當(dāng)前全球數(shù)以百計的IC供應(yīng)商，具有實力沖擊45nm節(jié)點的只有十家左右，站在最前列的如Intel、TI、三星都感到負荷太重，風(fēng)險很高。
今年3月初在美國召開的Globalpress Srmmit 2005為此安排了6個有關(guān)半導(dǎo)體最熱門的專題座談會，其中“65nm和超越65nm的IC制造挑戰(zhàn)”專題引起與會代表的關(guān)注，座談會的重要發(fā)言內(nèi)容請閱讀下文。
65nm鋪平道路勝券在握
座談會主持人：EETimes EMP傳媒公司資深編輯，半導(dǎo)體資料部負責(zé)人Ron Wilson
座談會小組成員：
Mark Pinto,Applied Materials 公司新業(yè)務(wù)和新產(chǎn)品部副總裁和首席技術(shù)官
Ted Vucurevich,Cadence Design Systems 公司首席技術(shù)官
John Martin, Chartered Semiconductor公司戰(zhàn)略聯(lián)盟和合作伙伴部副總裁
Fumitomo Matsuoka,東芝公司片上系統(tǒng)部高級部門經(jīng)理
Daniel Gitlin,Xilinx公司技術(shù)開發(fā)部高級總監(jiān)
Ron Wilson的主旨發(fā)言如下。
到了IC技術(shù)節(jié)點65nm以下時，半導(dǎo)體幾何尺寸的縮小正面臨各種基本重要因素的限制。解決這些限制方法對半導(dǎo)體業(yè)提出非常困難的挑戰(zhàn)。許多創(chuàng)新的設(shè)想不斷涌現(xiàn)和開發(fā)，以便解決引入許多新材料后所遇到的路障和差距，從傳統(tǒng)的平面晶體管器件結(jié)構(gòu)轉(zhuǎn)變成多柵極器件結(jié)構(gòu)。引入新材料和建議的器件結(jié)構(gòu)變化需要大量資源和時間。為了滿足這些前所未有的創(chuàng)新能夠在較短時間和較少投資下完成，通過合作方式來研發(fā)和制訂CMOS制程標準是既可取又必要的辦法。在歷史上，半導(dǎo)體業(yè)一直不接受制程的商品化，形成各種各樣的性能優(yōu)化或低功耗的解決方案。面對開發(fā)下一個IC技術(shù)節(jié)點的挑戰(zhàn)時，業(yè)界是否能夠改變這種模式，增加CMOS制程的標準化水平，或者業(yè)界的廠商仍然像過去那樣繼續(xù)采取不同的制程呢？現(xiàn)在是當(dāng)機立斷的時候了。
參加65nm和超越65nm的IC制造挑戰(zhàn)。專題的代表聚集在這里將聽取座談會5位小組成員的簡短發(fā)言，然后一起進行討論。5位小組成員來自不同機構(gòu)，包括制造設(shè)備、電子設(shè)計自動化工作工具、晶圓代工、IC最早用戶，他們的發(fā)言表達了兩種意見：
第一， 65nm和45nm節(jié)點工藝在兩年前被認為是不可能的，在一年前開始取得進展，再經(jīng)過一年后將變得比較容易。
第二， 與前面節(jié)點的工藝不同，克服不適應(yīng)的假設(shè)條件后，65nm和45nm的設(shè)計和制造是可能達到的。
請參加座談的代表們注意報告中的四個問題：
第一， 有什么機構(gòu)愿意推動新65nm節(jié)點前進？
第二， 你認為65nm節(jié)點不同于130、180和250nm節(jié)點的特征是什么？
第三， 有關(guān)業(yè)界對新節(jié)點的響應(yīng)，以及對座談會報告人的兩種意見有何看法？
第四， 在65nm節(jié)點穩(wěn)定后，你對將來進一步發(fā)展有何意見。
45nm路途崎嶇需要創(chuàng)新
座談會五位小組成員的發(fā)言要點如下。
Applied Materials公司Mark Pinto首先發(fā)言，我公司的產(chǎn)品是半導(dǎo)體設(shè)備，包括材料定位、清潔、腐蝕、氣體等制程設(shè)備，對基礎(chǔ)材料研究有20多年經(jīng)驗，長期與EDA界合作開發(fā)具有可制造性設(shè)計（DFM）的設(shè)備，并提供整合產(chǎn)品服務(wù)?，F(xiàn)在，對65nm節(jié)點的貢獻在本質(zhì)上發(fā)生變化，我們不能只簡單地銷售設(shè)備，必須向用戶提供包括材料研發(fā)和一定程度的制造開發(fā)在內(nèi)的廣泛合作。在實現(xiàn)多種文化的合作過程中，65nm節(jié)點不會出現(xiàn)中斷，可能無需引入新的材料或新的制造步驟，只要細化從90nm節(jié)點學(xué)習(xí)到的技術(shù)，廣泛應(yīng)用應(yīng)力工程來改進器件的溝道遷移率即可。
130nm節(jié)點真正是一次大的轉(zhuǎn)變，出現(xiàn)光學(xué)近接修正（OPC）和可制造性設(shè)計，以及設(shè)計自動化（EDA）和制程設(shè)備的明顯提高。60nm是90nm節(jié)點上的又一次提升，更緊逼的應(yīng)用低K材料、應(yīng)力材料來改進柵極結(jié)構(gòu)，使用柵疊層縮小尺寸，降低功率，減小互連電阻。實現(xiàn)90nm到60nm節(jié)點的轉(zhuǎn)變會比較順利，沒有更多的創(chuàng)新。對于45nm節(jié)點，情況不同了，在制程上困難得多，屬于一次更大的轉(zhuǎn)變。許多問題尚待解決，例如引入高K材料，提高可制造性設(shè)計水平、降低設(shè)計的總體費用、降低設(shè)備的制作成本等，至今還未有滿意的結(jié)果。
Cadence公司Ted  Yucnrevich接著說，EDA工具包括分析、優(yōu)化和綜合，但是建立模型最為重要，器件模型是制程與EDA之間的接口。模型變得越來越復(fù)雜，需要盡早介入EDA開發(fā)者與制造開發(fā)者之間。我們在四年前已開始與設(shè)備制造商合作，但整個EDA業(yè)對65nm節(jié)點的工作可能晚了兩年之多。傳統(tǒng)的模型是以器件靜態(tài)模型為基礎(chǔ)，借助防護帶隔離和一直進入到后端工具，這種方法已不再適用。EDA開發(fā)者需要建立隨三維圖形變化的動態(tài)模型，以便處理變數(shù)的彈性，識別在合理電參數(shù)變化范圍內(nèi)的圖形，并且盡早在設(shè)計流程中計及這些數(shù)據(jù)。這種設(shè)計可創(chuàng)造在流程開始時即知道的圖形，而不用試圖在后續(xù)工序才解決來自綜合、定位和流程出現(xiàn)的問題。
進入65nm節(jié)點后增加了與上一節(jié)點的依賴性，例如互連技術(shù)會嚴重影響成品率，因而，EDA開發(fā)者要判斷上一節(jié)點的哪些特點可用，哪些特點無用，設(shè)計出獨特的器件模型，建立設(shè)計軟件庫。而且無論制程或EDA都需要足夠的資金投入。要達到45nm節(jié)點將遇到許多挑戰(zhàn)，因為有些特性已到了極限，例如運動技術(shù)、光刻技術(shù)需要創(chuàng)新，EDA的圖形依賴性需要建立新模型，器件的特性測量需要在晶圓原位上進行。為此，只有投入大量資金和開展合作才能推動制程的發(fā)展。
Chartered Semiconducton公司John Martin認為，作為一家晶圓代工廠，近兩、三年積累了130nm、110nm、90nm在200mm晶圓上的制造經(jīng)驗，并且即將開展新節(jié)點的電路設(shè)計（包括IC和薄膜），90nm、65nm、45nm將采用新材料、新工藝、以保證新器件的特性和功耗，柵疊層、金屬互連的新結(jié)構(gòu)晶體管可實現(xiàn)極低的漏電流。整個半導(dǎo)體業(yè)應(yīng)該一致合作，保證新節(jié)點的創(chuàng)新和成功。
我們處在轉(zhuǎn)型時期，當(dāng)進入新制程節(jié)點之日，就是到達廣泛應(yīng)用創(chuàng)新使器件得到縮小之時。創(chuàng)新不單只限于制程，創(chuàng)新同時出現(xiàn)在電路設(shè)計和工具開發(fā)方面，表明大家能力合作。超越65nm節(jié)點之后，我們又會再次見到新的材料，特別是在柵極疊層將按照特有的特征曲線發(fā)展。新晶體管結(jié)構(gòu)同樣是緊迫問題。有了這些變化勢將引起電路和單元設(shè)計技術(shù)的變化，改變失效率的管理方法，以及過程控制的加強。45nm節(jié)點需要材料結(jié)構(gòu)，設(shè)計方法、過程控制、缺陷控制等方面的創(chuàng)新，保證新節(jié)點的成功轉(zhuǎn)變。
業(yè)界之間的合作至關(guān)重要，作為晶圓廠，我公司已準備好支持目標為65nm的設(shè)計者，與合作方IBM公司一起提供SPICE模型和其它設(shè)計工具，以及多項目晶圓（MPW）等條件。
東芝公司Fumitomo Matsuoka表達了IC器件制造商的觀點，他說，在進入60nm節(jié)點后出現(xiàn)許多路障，表現(xiàn)在三方面。第一是功率-性能危機，45nm將出現(xiàn)IC芯片的待機電流占總功耗的主要部分，因為工作電壓要降低，漏電也增加。第二是成品率上不去，因為設(shè)計、材料、制程在短期內(nèi)跟不上，不能滿足市場對器件生產(chǎn)的快速需求。第三是設(shè)備成本的猛增，復(fù)雜性要付出代價，只好大量的資金投入購買新器件的高K材料，應(yīng)力工程、金屬柵極和柵極疊層設(shè)備。我們能夠克服困難，生產(chǎn)出45nm節(jié)點的原型器件，但是功耗未達要求。
45nm節(jié)點是創(chuàng)新，它不同于65nm節(jié)點，有相當(dāng)大的困難，為了達到新節(jié)點，設(shè)備制造商要尋求電路設(shè)計者的幫助，解決例如功耗等問題。光刻技術(shù)的以規(guī)則為基礎(chǔ)的光學(xué)近接修正在65nm節(jié)點之后就不適用了，轉(zhuǎn)而使用以模型為基礎(chǔ)的修正方法。
Xilinx公司Daniel Gitlin代表用戶觀點發(fā)言，他說為了保持提早一年達到ITRS的進程，公司必須遲早建立與EDA業(yè)和晶圓代工廠的密切合作關(guān)系。此外，公司仍面臨兩個問題，第一是與圖形有關(guān)的數(shù)量不斷增加，導(dǎo)致電路設(shè)計和建模更加困難。與此同時，供電電壓不斷降低，相應(yīng)速度比閾值電壓下降還要快，已經(jīng)使得設(shè)計窗口大約只有0.7V可供電路設(shè)計者使用。
我認為通向65nm道路的前面出現(xiàn)叉道，事實上已經(jīng)不可能繼續(xù)縮小柵極氧化層的厚度，我們轉(zhuǎn)向采用遷移率工程和新的柵極疊層。但是，這些技術(shù)又產(chǎn)生更嚴重的布局依賴性。我們?nèi)栽谇斑M，制程工程并無必要對全部工序都革新，然而應(yīng)該有所發(fā)展。通過傳統(tǒng)技術(shù)解決新的問題時，每一節(jié)點都會增加一些因素，改善EDA工具可化解這些復(fù)雜性，制程中的設(shè)計規(guī)則數(shù)目似乎也遵循自己的摩爾定律。
主旨報告和重點發(fā)言后，座談會成員與參加會議的代表們還進行了討論，限于篇幅在此從略。（李）