面向儀表的嵌入式DSP硬件平臺(tái)

面向儀表的嵌入式DSP硬件平臺(tái)

An Embedded DSP Hardware Platform for Instruments

天津大學(xué)精密儀器與光電子工程學(xué)院精密測(cè)試技術(shù)及儀器國(guó)家重點(diǎn)實(shí)驗(yàn)室   王向軍 屈向峰 李艷華

摘　要：實(shí)現(xiàn)了一種基于DSP技術(shù)的儀表硬件平臺(tái)并對(duì)其性能進(jìn)行了實(shí)驗(yàn)分析。實(shí)驗(yàn)表明，該平臺(tái)具有較快的數(shù)據(jù)采集速度、較高的運(yùn)算能力和精度，能夠完成實(shí)時(shí)數(shù)據(jù)的采集和處理；而且平臺(tái)靈活性好，可實(shí)現(xiàn)多種類型信號(hào)的采集和處理。

關(guān)鍵詞：DSP；CPLD；硬件平臺(tái)；儀器儀表

　　2005年4月28日收到修改稿。王向軍：教授，博導(dǎo)，主要研究方向?yàn)榫軠y(cè)試技術(shù)及儀器。

　　數(shù)字化、智能化是儀器儀表的發(fā)展方向之一，同時(shí)儀器儀表的數(shù)據(jù)采集速度越來越快，數(shù)據(jù)量越來越大，對(duì)數(shù)據(jù)處理時(shí)間的要求也越來越短，這就對(duì)儀器儀表的硬件平臺(tái)提出了新的要求。目前很多簡(jiǎn)單智能儀表仍使用單片機(jī)來實(shí)現(xiàn)，單片機(jī)應(yīng)用廣泛，價(jià)格也很便宜，接口性能良好，容易實(shí)現(xiàn)人機(jī)接口，但單片機(jī)系統(tǒng)復(fù)雜，尤其是乘法運(yùn)算速度慢，在運(yùn)算量大的實(shí)時(shí)控制系統(tǒng)中很難有所作為。高端儀表的硬件平臺(tái)通常使用嵌入式微機(jī)系統(tǒng)，但其成本比較高，也不宜產(chǎn)品的小型化。

總體方案

　　本文所要設(shè)計(jì)的是一種脫機(jī)型儀表硬件平臺(tái)。平臺(tái)應(yīng)可以滿足一般的數(shù)據(jù)采集的實(shí)時(shí)性要求，可以靈活的適用于多種不同的應(yīng)用場(chǎng)合，可實(shí)現(xiàn)多種類型信號(hào)的采集和處理，結(jié)構(gòu)小巧緊湊，便于現(xiàn)場(chǎng)處理，還能與PC機(jī)或其他設(shè)備進(jìn)行通信和交換數(shù)據(jù)。對(duì)此，我們構(gòu)建了基于DSP和CPLD技術(shù)的硬件平臺(tái)。

　　信號(hào)采集單元負(fù)責(zé)獲取外部信息并將其轉(zhuǎn)換為數(shù)字信號(hào)輸出。在輸入端，由于采用了靈活性很強(qiáng)的CPLD作為A/D與DSP之間的接口，使這個(gè)硬件平臺(tái)可方便的適用于不同的應(yīng)用場(chǎng)合。針對(duì)不同的傳感器和應(yīng)用需求，選擇合適的A/D芯片。實(shí)驗(yàn)中，系統(tǒng)使用的是CMOS圖像傳感器OV7120，把圖像轉(zhuǎn)換為8位分辨率的數(shù)字圖像。A/D輸出的數(shù)據(jù)先經(jīng)過CPLD預(yù)處理，DSP把CPLD作為一個(gè)端口讀入數(shù)據(jù)，放到外擴(kuò)的SRAM中。

　　信號(hào)處理單元是整個(gè)系統(tǒng)的核心，由TMS320C6712及其外圍輔助電路構(gòu)成，負(fù)責(zé)對(duì)采入的信號(hào)進(jìn)行實(shí)時(shí)處理。DSP讀入SRAM中的數(shù)據(jù)并進(jìn)行相應(yīng)的算法處理。系統(tǒng)中各模塊間的通訊與邏輯控制由CPLD負(fù)責(zé)。

　　信號(hào)傳輸單元是DSP與PC機(jī)或其它系統(tǒng)實(shí)時(shí)通訊的中介。本系統(tǒng)中，DSP處理后的結(jié)果通過RS485總線遠(yuǎn)距離傳輸，最后通過RS485/RS232轉(zhuǎn)換器送給PC機(jī)。

硬件電路設(shè)計(jì)

　　圖像采集是OV7120和CPLD協(xié)同工作來實(shí)現(xiàn)的，CPLD為OV7120提供I2C接口來配置寄存器，同時(shí)提供CCLK時(shí)鐘信號(hào)，并對(duì)圖像數(shù)據(jù)鎖存后傳給DSP，圖3是接口設(shè)計(jì)原理圖。其中SCL、SDA為I2C控制線；CCLK為OV7120的輸入時(shí)鐘；PCLK、HSYNC、VSYNC分別為點(diǎn)頻和行、場(chǎng)同步輸出信號(hào)；D[7..0]為8位圖像數(shù)據(jù)輸出信號(hào)線；HREF是水平參考信號(hào)；INT4為DSP的中斷。

實(shí)驗(yàn)

　　信號(hào)處理算法由DSP芯片實(shí)現(xiàn)，在實(shí)驗(yàn)中我們編寫了二維FFT算法來驗(yàn)證平臺(tái)的性能。二維FFT的實(shí)現(xiàn)流程如圖4所示，算法由C語言編寫。圖5是實(shí)際采到的一幅圖像，圖6是提取256