我的FPGA學(xué)習(xí)起步

我學(xué)習(xí)FPGA，進(jìn)入這個(gè)領(lǐng)域是老師帶的。

 

他叫我先學(xué)習(xí)好VHDL語(yǔ)言，給我介紹了兩本書：《VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)》和《VHDL與數(shù)字電路設(shè)計(jì)》。后者以基本數(shù)字電路實(shí)例為基礎(chǔ)，講解VHDL語(yǔ)言。優(yōu)點(diǎn)就是入門快，能掌握好基本數(shù)字電路，對(duì)以后設(shè)計(jì)復(fù)雜系統(tǒng)也有很大幫助；缺點(diǎn)是語(yǔ)法不全面完整。前者的語(yǔ)法講解更全面。我是以后者為主，輔以前者，這樣速度很快，應(yīng)用也不成問題。

 

同時(shí)，他引導(dǎo)我翻譯了Altera公司出的開發(fā)軟件的用戶指南和使用手冊(cè)等。一來為以后的學(xué)習(xí)做準(zhǔn)備，二來鍛煉英文閱讀和翻譯能力。這個(gè)行業(yè)領(lǐng)域的技術(shù)資料，特別是最新資料，大都是英文的，英語(yǔ)差了會(huì)很惱火。其實(shí)專業(yè)英文資料和報(bào)刊雜志或者英語(yǔ)四六級(jí)相比，簡(jiǎn)單多了。沒有那些復(fù)雜的語(yǔ)法和潛臺(tái)詞，難點(diǎn)僅僅在于專業(yè)詞匯，看多了自然就不成問題了。

 

關(guān)于選VHDL還是Verilog HDL的問題。兩者都差不多，自我感覺VHDL更像BASIC，而Verilog HDL語(yǔ)法與C很接近。根據(jù)自己實(shí)際情況決定就是了。但是另一種語(yǔ)言最好也學(xué)習(xí)一下，能看懂源程序，這樣參  
考的資料會(huì)多很多。

 

另外，最好找兩三個(gè)朋友一起，大家可以相互交流。一個(gè)人學(xué)的話速度會(huì)很慢，也容易走很多彎路。