在需求多路高分辨率ADC的應(yīng)用中實(shí)現(xiàn)前所未有的成本和性能

很久以來，對(duì)于許多科學(xué)、工業(yè)、醫(yī)療和消費(fèi)領(lǐng)域的應(yīng)用中的關(guān)鍵系統(tǒng)的實(shí)現(xiàn)來說，模數(shù)轉(zhuǎn)換器都是最關(guān)鍵的器件。隨著對(duì)功能集和性能雙方面需求的持續(xù)增長，設(shè)計(jì)師不斷地追求更具成本效益的方法使數(shù)據(jù)轉(zhuǎn)換電路實(shí)現(xiàn)所期望的性能指標(biāo)。

為了滿足應(yīng)用目標(biāo)，覆蓋范圍極廣的復(fù)雜設(shè)計(jì)，例如自動(dòng)測(cè)試設(shè)備(ATE)，醫(yī)療儀器和監(jiān)控設(shè)備，數(shù)據(jù)采集系統(tǒng)，實(shí)驗(yàn)室儀器以及工業(yè)自動(dòng)化方面所用的可編程邏輯控制器(PLC)等，都取決于高分辨率的ADC。其結(jié)果是，ADC為現(xiàn)實(shí)的“模擬世界”和利用數(shù)字信息的“處理世界”之間提供了一座橋梁。

對(duì)于ADC的基本需求始終都離不開分辨率、精度和帶寬。在選擇ADC時(shí)，其他還必須要考慮的是信噪比性能、失真和延遲。在許多應(yīng)用中，為了處理高頻或連續(xù)讀取各種傳感器的數(shù)值，需要ADC具有快速響應(yīng)。在ADC內(nèi)部能夠有效地處理多路信號(hào)的能力也正變得日益重要。這是因?yàn)樵谝粋€(gè)器件里處理多路模擬信號(hào)的需求正日益增加，例如在設(shè)計(jì)PLC時(shí) ，要求能夠在監(jiān)控的同時(shí)，還能夠整合同一生產(chǎn)環(huán)境下的多種傳感器的實(shí)時(shí)輸入。

許多傳統(tǒng)ADC的輸入端較難驅(qū)動(dòng)，因而需要增加成本合適且具有高性能的輸入緩沖器，以便提供連續(xù)處理場(chǎng)景中所需的響應(yīng)。另外，某些ADC架構(gòu)中甚至強(qiáng)行增加了“強(qiáng)制性靜止時(shí)間”，即在采樣時(shí)間內(nèi)系統(tǒng)不能訪問ADC，這更增加了設(shè)計(jì)的復(fù)雜度。

當(dāng)然，在任何器件的選擇中都必須考慮的其他要求還包括器件自身成本以及在整個(gè)設(shè)計(jì)中為確保合適的功能所需的輔助電路的成本。這一點(diǎn)對(duì)于ADC來說更為重要，特別是用在高性能的多元環(huán)境中的ADC，這是因?yàn)橛捎谒x得ADC的類型不同，所需的輔助電路的相差很大。例如，如果ADC自身不能提供優(yōu)異的噪聲抑制和測(cè)量精度，就需要精心設(shè)計(jì)整個(gè)電路才能滿足性能目標(biāo)。在這方面，基于傳統(tǒng)的連續(xù)逼近寄存器(SAR)型ADC的設(shè)計(jì)還對(duì)電路板空間，成本和功率方面提出特殊的挑戰(zhàn)，因?yàn)樾枰O(shè)計(jì)很容易超過SAR型ADC自身的低功耗指標(biāo)的輸入緩沖器。所有這些因素在設(shè)計(jì)目標(biāo)的成本效益方面都起著重要作用。

傳統(tǒng)的SAR方案

傳統(tǒng)上，上述的各種高性能應(yīng)用都采用SAR架構(gòu)的ADC，這種ADC能夠提供連續(xù)時(shí)間點(diǎn)上的一系列快速取樣。SAR型ADC通常瞄準(zhǔn)的是需要快速響應(yīng)和低延遲的應(yīng)用，但是，SAR型ADC對(duì)噪聲比較敏感，動(dòng)態(tài)非線性（DNL）性能相對(duì)較低，通常需要大量的輔助電路，從而增加了采用SAR型ADC的設(shè)計(jì)總成本和復(fù)雜度。

線性度較差也帶來一些具有特定的挑戰(zhàn)性問題，因?yàn)樵撜`差無法利用信號(hào)的過采樣來平滑。在非常多的情況下，設(shè)計(jì)師必須通過過度要求SAR型ADC的指標(biāo)以及設(shè)計(jì)復(fù)雜的系統(tǒng)來彌補(bǔ)SAR型的DNL性能。類似地，SAR型較高的噪聲靈敏度和有限的噪聲抑制能力也為設(shè)計(jì)帶來一些額外的挑戰(zhàn)，特別是在許多臺(tái)設(shè)備共同部署的噪聲比較大的環(huán)境里，例如生產(chǎn)車間里的一系列PLC以及彼此相鄰的許多醫(yī)療儀器設(shè)備。

相比較，采用Delta-Sigma架構(gòu)的ADC能夠提供較好的DNL和噪聲性能，并且很少需要復(fù)雜的輔助電路。以前，沒有人考慮過在要求低延遲、高變換速率以及實(shí)現(xiàn)高信號(hào)帶寬的高性能應(yīng)用中使用Delta-Sigma ADC。不過，根據(jù)本文圖中所示的測(cè)試數(shù)據(jù)，這種傳統(tǒng)的觀念已經(jīng)不再適用。

新型高吞吐率Delta-Sigma架構(gòu)

隨著高吞吐率的CS556x/7x/8x家族的數(shù)據(jù)轉(zhuǎn)換器的推出，Cirrus Logic大大擴(kuò)大了設(shè)計(jì)師的選擇范圍。該系列包括16位和24位的ADC，采用了先進(jìn)的高吞吐率的Delta Sigma架構(gòu)，轉(zhuǎn)換速率達(dá)到200ksps。相對(duì)于SAR架構(gòu)，該架構(gòu)的器件響應(yīng)速度更快，延遲更低，因而成為傳統(tǒng)上要求使用SAR型ADC的應(yīng)用中更具成本效益的理想替代。

該產(chǎn)品家族中的所有產(chǎn)品都具備下列關(guān)鍵性能：

1. 帶緩沖的高阻抗輸入(單端或差分)；

2. 5V 或 + 2.5V 模擬電源；

3. 1.8V、 2.5V 或3.3V 數(shù)字電源；

4. 全部帶有自校準(zhǔn) (用于電源或溫度變化時(shí)的偏移和增益誤差校準(zhǔn))；

5. 靈活的串行數(shù)字接口(主/從模式)；

6. -40ºC 到 +85ºC的工作溫度范圍；

7. 24引腳的SSOP封裝。

整個(gè)家族的所有器件的引腳兼容，因此設(shè)計(jì)師可以將驗(yàn)證過的設(shè)計(jì)平滑地移植到其他多種產(chǎn)品平臺(tái)中，將重新設(shè)計(jì)減到最少。

單周期延遲

過去，Delta-Sigma型ADC主要用于如來自溫度傳感器和重量標(biāo)準(zhǔn)載荷單元的慢變化信號(hào)的最高分辨率測(cè)量。由于在嘈雜的數(shù)字環(huán)境中，噪聲抑制性能是獲得測(cè)量高精度的關(guān)鍵，設(shè)計(jì)師們已經(jīng)習(xí)慣于采用長“sinc”函數(shù)型數(shù)字濾波器，這種濾波器對(duì)電源線上的干擾(如50和60Hz的電源工頻及其諧波)具有優(yōu)異的抑制能力。這些濾波器很容易設(shè)計(jì)，占用很少的芯片面積并具有很好的噪聲性能。但是，這種濾波器響應(yīng)太長(在提交輸出字之前需要處理許多周期的輸入信號(hào))，因此，對(duì)輸入信號(hào)的變化響應(yīng)很慢。例如，在圖1的左側(cè)，顯示出在高分辨率家族中流行的CS533x家族器件所用的數(shù)字濾波器的轉(zhuǎn)換延遲高達(dá)3個(gè)周期。

CS556x/7x/8x家族器件采用了非?？斓腇IR濾波器，這種濾波器具有兩大優(yōu)點(diǎn)。首先，該濾波器對(duì)兩倍的采樣頻率的響應(yīng)幾乎是平坦的，為用戶提供了無限的頻率響應(yīng)，這正是采用SAR型轉(zhuǎn)換器所期望的。其次(如圖1中的右側(cè)所示)，這種濾波器處理很快，只需要一個(gè)采樣周期就可以提供輸出字。這種單周期轉(zhuǎn)換延遲使得這類新器件能夠提供delta-sigma型ADC的卓越的噪聲和DNL性能，又能提供SAR型轉(zhuǎn)換器的高采樣率和Nyquist帶寬。

圖1：Delta-Sigma ADC與SAR型ADC延遲性能的比較。

這類新器件的另一個(gè)關(guān)鍵優(yōu)點(diǎn)是克服了許多傳統(tǒng)的SAR型器件所強(qiáng)加的“靜止期”，這種靜止期指的是在采樣處理的部分時(shí)間內(nèi)不能讀取轉(zhuǎn)換器的輸出。CS556x/7x/8x的測(cè)試結(jié)果顯示，在轉(zhuǎn)換期間的任何時(shí)刻，都可以讀取數(shù)字輸出，因而不影響器件的性能，包括全速工作期間。

另一個(gè)重要的功能是能夠按需轉(zhuǎn)換(SAR型轉(zhuǎn)換器的另一特點(diǎn))。該功能使得這類器件非常適用于管理生產(chǎn)環(huán)境中經(jīng)常需要的異步測(cè)量。該能力允許將轉(zhuǎn)換與特定事件相協(xié)調(diào)，例如帶多個(gè)脈沖或其他傳感器輸入的 同步流。此外，利用雙電源可以實(shí)現(xiàn)真正的雙極輸入。目前業(yè)界的產(chǎn)品都是使用單電源(只有+5V)，因此需要用一個(gè)電平移位器將雙極信號(hào)移到地電平之上，這樣就會(huì)產(chǎn)生額外的增益和偏置誤差，從而增加系統(tǒng)誤差。

緩沖輸入具有許多優(yōu)點(diǎn)

如上所述，SAR型轉(zhuǎn)換器提出了許多設(shè)計(jì)挑戰(zhàn)。在模擬輸入端最為明顯，在這里設(shè)計(jì)師必須密切注意元器件的選擇和電路布局，以便在面對(duì)多個(gè)噪聲源的環(huán)境里獲得轉(zhuǎn)換器的測(cè)量精度。因?yàn)樵赟AR架構(gòu)里采用了高速比較器，加上器件內(nèi)部的快速變換數(shù)字電路的影響，SAR轉(zhuǎn)換器自身就是主要的噪聲產(chǎn)生器，通常這對(duì)許多設(shè)計(jì)師-即便是最富經(jīng)驗(yàn)的設(shè)計(jì)師來說，都是沒有辦法和令人頭疼的事情！

比較起來，Delta-Sigma轉(zhuǎn)換器具有許多固有的優(yōu)點(diǎn)，包括對(duì)噪聲的低靈敏度，以及固有的高精度，從而使性能得到大量的改進(jìn)。首先，這類器件集成有高阻輸入緩沖放大器，從而在無需復(fù)雜和成本高昂的外部輸入緩沖電路的條件下，很容易地實(shí)現(xiàn)高性能指標(biāo)。SAR型器件在轉(zhuǎn)換期間，通常利用某種類型的采樣保持電路來維持輸入信號(hào)采樣的穩(wěn)定。結(jié)果，這些器件的輸入端對(duì)信號(hào)源的阻抗非常低，還有一個(gè)很大的電容，故需要一個(gè)非?？煽康姆糯箅娐穪砭S持ADC的輸入電平在動(dòng)態(tài)采樣期間保持穩(wěn)定。這可能是一項(xiàng)挑戰(zhàn)性極強(qiáng)的設(shè)計(jì)任務(wù)，因?yàn)樵谠S多情況下，需要一個(gè)成本和復(fù)雜度超過轉(zhuǎn)換電路中所有其他部分的緩沖電路，因?yàn)槭共蓸虞斎胄盘?hào)性能降低的噪聲將直接影響轉(zhuǎn)換精度。換句話說，在某些應(yīng)用中，這類新型的高吞吐率的Delta-Sigma型轉(zhuǎn)換器件，有時(shí)可以直接由傳感器驅(qū)動(dòng)，不需要傳統(tǒng)SAR型轉(zhuǎn)換器重所必需的緩沖放大器。

其次，由于對(duì)輸入過采得到多個(gè)樣本(在采樣率為8MHz時(shí)，對(duì)于24位的CS5560/1器件來說是160個(gè))，Delta-Sigma調(diào)節(jié)環(huán)路內(nèi)部提供的低通濾波器和數(shù)字濾波器中所實(shí)現(xiàn)的算術(shù)平均，抑制了甚至就根本不受大部分噪聲的影響，而這些噪聲在基于SAR型轉(zhuǎn)換的設(shè)計(jì)中則會(huì)產(chǎn)生很大的問題。

目前，在混合信號(hào)環(huán)境中經(jīng)常遇到的另一個(gè)約束是，由于利用低電壓亞微米CMOS工藝所造成的單電源工作模式。新型的CS556x/7x/8x家族的器件在使用最低±2.5V的雙電源時(shí)，能夠提供真正的雙極模擬輸入。這對(duì)測(cè)量參考電平為地電平的交流信號(hào)或具有負(fù)輸出的變頻器的用戶來說，是一個(gè)極大的優(yōu)點(diǎn)，因?yàn)闉榱藵M足單電源轉(zhuǎn)換器的輸入要求，需要一個(gè)電路將信號(hào)偏移到地電平以下，該電路需要一個(gè)電平移位放大器，而該放大器也會(huì)為敏感的小信號(hào)引入額外的噪聲和偏移誤差。

下面將提供關(guān)鍵參數(shù)的詳細(xì)比較，例如失真性能和動(dòng)態(tài)非線性。

失真性能

圖2a和2b給出了常用的SAR器件和高吞吐率的Delta-Sigma CS5571器件的失真性能的詳細(xì)比較。可以看到，CS5571的性能遠(yuǎn)勝過SAR器件。在FS的-12dB處，SAR的信號(hào)失真比為91.6dB，而CS5571的S/D比值為100dB。Delta-Sigma 型轉(zhuǎn)換器具有較好的失真性能的一個(gè)主要原因是具有優(yōu)異的代碼尺寸的一致性，這是因?yàn)榫哂斜萐AR型轉(zhuǎn)換器好得多的DNL性能的結(jié)果(詳見下節(jié))。

圖2a SAR FFT Distortion @ -12 dB of FS

圖2b – CS5571 FFT Noise Distortion @ -12 dB of FS

動(dòng)態(tài)非線性性能

DNL基本上是歸一化到滿刻度的代碼寬度變化的量度。它實(shí)際上就是偏離統(tǒng)一的或平均代碼值的值，導(dǎo)致一個(gè)代表與另一個(gè)代碼值不同的電壓步進(jìn)量。圖3a和3b所示的DNL，對(duì)代碼值的變化提供了一個(gè)直觀的顯示，該變化將增加碼丟失，獲取和偏移誤差。正如所見，根據(jù)競(jìng)爭對(duì)手領(lǐng)先的SAR型器件所測(cè)出的DNL曲線，代碼值變化很大，而在轉(zhuǎn)換速度相同的條件下， CS5571的DNL在整個(gè)的輸入范圍內(nèi)，誤差都非常低。

圖3a – 16-bit SAR DNL Plot (In fraction of lsb)

圖3b – 16-bit CS5571 DNL Plot (In fraction of lsb)

優(yōu)異設(shè)計(jì)源于悠久歷史

還需要著重指出的是，這個(gè)新家族的高吞吐率Delta-Sigma器件，來自一個(gè)已被世界各地普遍認(rèn)可的供貨商，該公司具有消費(fèi)品和工業(yè)市場(chǎng)上范圍很廣的高精度模擬和混合集成電路的研發(fā)經(jīng)驗(yàn)。Cirrus Logic廣泛的產(chǎn)品線已經(jīng)包括許多用于消費(fèi)領(lǐng)域，專業(yè)和汽車娛樂應(yīng)用的模擬和混合音品IC，以及許多工業(yè)應(yīng)用，如工業(yè)測(cè)量，分析儀器，消費(fèi)品，數(shù)字功率計(jì)和地震測(cè)量系統(tǒng)中的高精度模擬和混合IC。

我們的歷史可以追溯到1984年(當(dāng)時(shí)的Crystal Semiconductor)，之所以能夠研發(fā)出來CS556x/7x/8x家族的器件，是因?yàn)榫哂醒邪l(fā)領(lǐng)先IC的久遠(yuǎn)歷史以及信奉充分理解終端應(yīng)用和不斷瞄準(zhǔn)新的產(chǎn)品研發(fā)來解決現(xiàn)實(shí)世界的挑戰(zhàn)。作為一個(gè)長期的、在SAR和Delta-Sigma ADC方面極具經(jīng)驗(yàn)的供貨商，Cirrus Logic公司的理念是不斷提升經(jīng)驗(yàn)和研發(fā)能力，來克服各種產(chǎn)品的缺點(diǎn)并研發(fā)兩方面都最好的新產(chǎn)品。

典型的應(yīng)用場(chǎng)合

高分辨率再加上不受限的信號(hào)帶寬，使得設(shè)計(jì)師能夠?qū)崿F(xiàn)滿足其特定應(yīng)用需求的噪聲處理和信號(hào)濾波。在使用的地方，這甚至可以包括自適應(yīng)濾波，即系統(tǒng)可以動(dòng)態(tài)地調(diào)整濾波器來適合變化的環(huán)境，從而提供以前根本無法提供的新能力，以滿足高分辨率測(cè)量應(yīng)用。

受益于該項(xiàng)新技術(shù)的最激動(dòng)人心的應(yīng)用領(lǐng)域之一就是用于PLC和處理控制系統(tǒng)的嵌入式設(shè)計(jì)。最近幾年，工業(yè)自動(dòng)化環(huán)境演進(jìn)到更側(cè)重于分散控制，采用密集的多功能解決方案，這種方案可以處理各種實(shí)時(shí)的傳感器輸入，還有嵌入式智能以及實(shí)現(xiàn)本地決策環(huán)路的閉環(huán)響應(yīng)。許多情況下，較差的DNL性能和噪聲特性，以及對(duì)額外的輔助電路的需求，限制了SAR在實(shí)現(xiàn)新一代的模塊PLC方面的應(yīng)用。

該高吞吐率Delta-Sigma器件的推出解決了這些障礙，使得PLC設(shè)計(jì)師能夠?qū)崿F(xiàn)高分辨率和低延遲，與此同時(shí)，還保持高測(cè)量精度，并具有非常一致的DNL性能。這一點(diǎn)對(duì)于實(shí)時(shí)閉環(huán)應(yīng)用尤為重要，因?yàn)檫@種應(yīng)用中重要的是不能丟失代碼并避免ADC的傳遞函數(shù)發(fā)生階躍，否則將會(huì)導(dǎo)致控制環(huán)路出現(xiàn)“不確定”條件。

自動(dòng)測(cè)試設(shè)備是另一個(gè)關(guān)鍵的應(yīng)用領(lǐng)域，在這種應(yīng)用中，需要對(duì)多路同時(shí)輸入的輸入流進(jìn)行監(jiān)控和實(shí)時(shí)處理。因此，要實(shí)現(xiàn)精確的測(cè)試結(jié)果，一致的DNL性能是至關(guān)重要的，特別是在一個(gè)較長的觀測(cè)時(shí)間內(nèi)連續(xù)地監(jiān)控比較小且有時(shí)有一些細(xì)微變化的測(cè)試信號(hào)。

此外，對(duì)于用來測(cè)試和測(cè)量對(duì)噪聲敏感的設(shè)備的某些ATE系統(tǒng)，實(shí)際上SAR型轉(zhuǎn)換器的固有噪聲靈敏度是一個(gè)另外的挑戰(zhàn)，因?yàn)樗鼤?huì)干擾測(cè)試結(jié)果。如上所述，設(shè)計(jì)師通常選用分辨率和速度比實(shí)際需要高得多的SAR型轉(zhuǎn)換器，然后平均多個(gè)樣本來獲得所期望的系統(tǒng)測(cè)量精度。而采用這種新型的高吞吐率的轉(zhuǎn)換器，每一次讀取都可以得到足夠的精度，因此可以徹底不需要過高的分辨率或采樣率和后處理。在ATE領(lǐng)域，這將產(chǎn)生很高的吞吐率，這對(duì)終端用戶來說等同于降低測(cè)試成本。ATE應(yīng)用還代表著另一個(gè)應(yīng)用領(lǐng)域，在該領(lǐng)域中，自適應(yīng)濾波通過在測(cè)試過程中動(dòng)態(tài)調(diào)節(jié)測(cè)試參數(shù)，可以提供一些令人更感興趣的優(yōu)勢(shì)。

醫(yī)療設(shè)備是另一個(gè)從這種新型的高吞吐率數(shù)據(jù)轉(zhuǎn)換器受益的重要市場(chǎng)分支。這些設(shè)備包括病床旁邊的監(jiān)控器，血壓分析儀，以及其他類型的診斷系統(tǒng)，這些設(shè)備和系統(tǒng)通常對(duì)使用12-16位的ADC，不過設(shè)計(jì)師們已經(jīng)意識(shí)到了轉(zhuǎn)用更高分辨率的ADC的潛在好處了。這將能使他們對(duì)傳感器信號(hào)直接數(shù)字化，然后利用軟件對(duì)信號(hào)進(jìn)行信號(hào)獲取和誤差校正，從而可以改進(jìn)設(shè)備的精度和分析的靈活性。這些新型的高吞吐率的Delta-Sigma器件與原來的16位和24位的ADC引腳兼容，故設(shè)計(jì)師可以平滑過渡到更高的分辨率，無需冒很大的設(shè)計(jì)風(fēng)險(xiǎn)或犧牲未來的靈活性。

測(cè)重設(shè)備是另一個(gè)關(guān)鍵的應(yīng)用領(lǐng)域，這里，高精度的連續(xù)測(cè)量對(duì)于實(shí)現(xiàn)精密的批控制和高速稱重功能起著關(guān)鍵作用。實(shí)際上所稱量的產(chǎn)品范圍很廣，從混凝土這類的笨重物品，到向土豆片這類的消費(fèi)類產(chǎn)品。但要實(shí)現(xiàn)高質(zhì)量和吞吐指標(biāo)，高精度和快響應(yīng)是關(guān)鍵。例如，用來稱重土豆片的設(shè)備必須能提供的精度高達(dá)大約0.01盎司，連續(xù)的稱重速度達(dá)到每秒3～5包。

本文小結(jié)

由于該高吞吐率數(shù)據(jù)轉(zhuǎn)換器家族的每一款都能提供前所未有的DNL性能，故設(shè)計(jì)師在應(yīng)用目標(biāo)的成本效益的實(shí)現(xiàn)方面有廣泛的選擇范圍。實(shí)際上，由于該家族中的16位轉(zhuǎn)換器可以提供出色的線性度和噪聲性能，在許多情況下，用戶可以選用速度比過去更低的ADC，而且無需對(duì)來自噪聲性能較差的SAR器件的多個(gè)數(shù)據(jù)樣本進(jìn)行平均，這是因?yàn)檫@些新型的ADC利用一次變換即可提供無噪聲干擾的足夠高的顯示精度。

這種先進(jìn)的數(shù)據(jù)轉(zhuǎn)換器架構(gòu)方案滿足了高分辨率，低延遲和高采樣率等主要目標(biāo)。能夠支持需要連續(xù)采樣的應(yīng)用，既不需要較大的輸入緩沖器和復(fù)雜的輔助電路，也不需要對(duì)器件的輸出緩沖器的訪問施加一些苛刻限制。