靈活的動(dòng)態(tài)電源管理解決方案

　　嵌入式系統(tǒng)產(chǎn)品的主要差別是其電源效率，因?yàn)檩^低的功率導(dǎo)致低運(yùn)作成本、低扇出噪聲和低冷卻要求。因此，現(xiàn)代嵌入式系統(tǒng)著重于增強(qiáng)系統(tǒng)功能，同時(shí)降低運(yùn)行功耗、增高工作頻率，或者采用更強(qiáng)大、更高密度的VLSI集成電路以提高系統(tǒng)的性能，但是又不可避免地增加了功耗。減少系統(tǒng)級功耗的一種方法是使用低靜態(tài)功耗的器件。此外，在系統(tǒng)運(yùn)行期間的功耗主要取決于所處理的負(fù)載。這種方法稱為動(dòng)態(tài)電源管理。

　　基于CMOS技術(shù)的數(shù)字系統(tǒng)中，下面的數(shù)學(xué)方程描述了功耗、工作頻率和電壓之間的關(guān)系。

　　系統(tǒng)功耗= aC×V2×F

　　方程中C是信號傳輸時(shí)所有電路中需要充電的總電容。V是加至器件的電壓，F(xiàn)是信號切換頻率。從方程中可知，降低電壓或頻率，或者同時(shí)降低兩者，能夠降低整個(gè)系統(tǒng)的功耗，這是動(dòng)態(tài)功率管理的基本原理。動(dòng)態(tài)功率管理鑒別低處理要求時(shí)段，降低工作電壓和頻率，這樣就能減少平均運(yùn)作功耗。此外，在空閑時(shí)段，關(guān)閉電路板上某些電路的電源可以進(jìn)一步減少功耗。

　　系統(tǒng)運(yùn)行期間，由軟件來決定電壓或者頻率的減少量。本文闡述了作為這一電源管理軟件的外設(shè)工作的電路。

　　動(dòng)態(tài)電源管理方法的幾個(gè)問題

　　設(shè)計(jì)一個(gè)具有動(dòng)態(tài)電源管理能力的系統(tǒng)時(shí)，設(shè)計(jì)者應(yīng)該認(rèn)識到下列問題：

　　1．工作電壓與頻率的執(zhí)行時(shí)間。

　　電源需要一定的時(shí)間上升到新的工作電壓，這個(gè)延時(shí)通常是電源總線上負(fù)載的函數(shù)。對于時(shí)鐘發(fā)生器來說，頻率之間變化所要求的時(shí)間可以是很短暫的。因此，操作系統(tǒng)必須監(jiān)控工作電壓以及決定什么時(shí)候改變頻率。

　　2. 電壓或頻率的轉(zhuǎn)變期間處理器或許不能可靠工作。

　　電源電壓或輸入時(shí)鐘頻率改變時(shí)，許多能夠工作在不同的電壓和相應(yīng)頻率的CPU也許不能可靠地工作。在這種情況下，建議在電壓或頻率的轉(zhuǎn)變時(shí)，暫停CPU的工作。這就要求外部的硬件電路監(jiān)控電壓和頻率，阻止CPU在轉(zhuǎn)變期繼續(xù)工作。

　　3. CPU與集成的PLL通常產(chǎn)生集成的外圍設(shè)備產(chǎn)生所需要的頻率，也為外部總線接口提供時(shí)鐘。倘若CPU時(shí)鐘頻率改變，PLL必須重新編程以維持外圍設(shè)備的工作頻率，這些外圍設(shè)備并未設(shè)計(jì)成工作于不同的頻率。含有片內(nèi)PLL的CPU會使頻率范圍受到限制。一個(gè)外部的PLL能容易地克服這個(gè)限制，擴(kuò)展節(jié)約功率的范圍同時(shí)又能滿足電路板上使用的其它外圍設(shè)備的時(shí)鐘要求。

　　動(dòng)態(tài)電源管理實(shí)現(xiàn)的原理

　　電路板上實(shí)現(xiàn)功率管理功能的框圖如圖1所示。用軟件來實(shí)現(xiàn)電源管理算法，用硬件來定標(biāo)電壓和頻率，以此共同控制整個(gè)電路板的功耗。

　　1.控制CPU和電路板上其它電路的工作頻率；
　　2. 控制CPU的內(nèi)部電壓；
　　3. 空閑期間關(guān)閉第二組電源；

　　在圖1的左面，電壓標(biāo)定和頻率標(biāo)定單元接受來自電源管理端口的命令并產(chǎn)生要求的內(nèi)部電壓、CPU時(shí)鐘頻率以及關(guān)閉或開啟第二組電源總線。電源管理信號如下：

　　Speed_Sel_0 Speed_Sel_1 命令信號譯碼為
　　00 全功率 CPU電壓＝1.5V，工作頻率＝300MHz
　　01 中等功率 CPU電壓＝1.0V，工作頻率＝100MHz
　　10 低功率 CPU電壓＝1.0V，工作頻率＝30MHz
　　11 用這個(gè)信號控制第二組電源 0 關(guān)閉第二組電源；1開啟第二組電源
　　Speed_Sel_Strobe 鎖存來自電源管理控制器端口的命令，電路板上其余的電路分為主電源電路和第二組電源電路。
　　萊迪思公司的ispPAC Power Manager 和 ispClock5520能非常方便地實(shí)現(xiàn)寬范圍的動(dòng)態(tài)電源管理功能。

　　ispClock5500特性

　　ispClock5500系列有兩個(gè)器件，10個(gè)輸出的ispClock5510和20個(gè)輸出的ispClock5520。它們可以構(gòu)成靈活的高性能時(shí)鐘產(chǎn)生器，具有通用扇出緩沖器。時(shí)鐘產(chǎn)生器能提供多達(dá)5個(gè)時(shí)鐘頻率，從10MHz到320MHz，采用高性能的PLL和時(shí)鐘倍頻，分頻功能。通用扇出緩沖器能驅(qū)動(dòng)使用單端或者差分的20個(gè)時(shí)鐘網(wǎng)絡(luò)，且有獨(dú)立的用于改進(jìn)信號與時(shí)序完整性的輸出控制功能。這些新器件有著優(yōu)越的性能和靈活性，支持電路板上的高性能時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)。

　　可編程 I/O：輸入部分為兩個(gè)硬件可選的多路時(shí)鐘輸入。輸出部分為多達(dá)20個(gè)低扭曲時(shí)鐘輸出。參考時(shí)鐘輸入和時(shí)鐘輸出可以分別編程，然后與單端邏輯(LVTTL LVCMOS SSTL HSTL)和差分邏輯(LVDS LVPECL Differential HSTL Differential SSTL)相接口。輸入和輸出終端電阻可編程范圍在40Ω～70Ω，以每5Ω為一檔。每個(gè)時(shí)鐘輸出的輸出扭曲可以獨(dú)立地設(shè)置成16檔中的一種，分辨率為195ps。扭曲的間隔大小源自PLL頻率，因此是非常精確的。頻率綜合單元能夠產(chǎn)生多達(dá)5個(gè)時(shí)鐘頻率。無阻塞的輸出轉(zhuǎn)換陣列可以把任意頻率送至任意輸出。輸入頻率范圍從10MHz到320MHz，輸出頻率從5MHz到320MHz。

　　PLL核：器件的核心是高性能PLL核，由相位頻率檢測器（PFD），可編程片上濾波器和VCO組成。PLL核能鎖存的輸入頻率范圍是10MHz到320MHz，而輸出頻率范圍在320至640MHz，輸出抖動(dòng)小于100ps。

　　頻率綜合分頻器：器件有7個(gè)5位計(jì)數(shù)器：M，N和5個(gè)V計(jì)數(shù)器。M，N和一個(gè)V計(jì)數(shù)器有5位分辨率用于設(shè)置PLL的工作頻率。PLL的輸出驅(qū)動(dòng)其余的V分頻器，只與PLL工作頻率相關(guān)的5個(gè)獨(dú)立頻率得到了綜合。

　　JTAG編程和掃描接口：器件使用JTAG接口編程，也可以用標(biāo)準(zhǔn)的在線檢測器檢測電路板的互聯(lián)關(guān)系。
時(shí)鐘管理模式：器件能存儲4個(gè)獨(dú)立的配置（M、N、V計(jì)數(shù)器和扭曲），能選擇4組獨(dú)立的時(shí)鐘頻率。電路的頻率定標(biāo)使用了ispClock的管理模式特性，為CPU提供3個(gè)時(shí)鐘頻率，300MHz、100MHz和33MHz。其余的輸出可以通過編程提供3個(gè)時(shí)鐘頻率的4組，使用其余的V計(jì)數(shù)器，這些時(shí)鐘與CPU的時(shí)鐘不同，所有的功能均通過相同的選擇引腳來控制。此外，設(shè)計(jì)使用ispClock的同步選通信號（Sync_gate），用以防止畸形的時(shí)鐘周期。下列表格列出了不同的管理模式對應(yīng)的各種配置值。

　　設(shè)計(jì)實(shí)例：Power
　　1208p1+ispclock5520方案

　　圖3為Power1208P1(ispPAC-POWR1208P1)，器件提供所有的邏輯功能，用于電壓和頻率的定標(biāo)功能。此外還驅(qū)動(dòng)ispClock5520。考慮到電壓和頻率的轉(zhuǎn)變時(shí)間，它遵循來自電源管理端口的命令，獨(dú)立地控制第二組電源。ispClock5520產(chǎn)生所要求頻率定標(biāo)的各種時(shí)鐘頻率?？偣灿?0個(gè)時(shí)鐘輸出，通過編程產(chǎn)生用于電路板各部分的不同時(shí)鐘頻率。

　　Power1208P1的功能包括：寄存與執(zhí)行來自電源管理控制端口的命令；控制B1電壓在1.0V和1.5V之間變換；監(jiān)控所有電源電壓；產(chǎn)生用于ispClock至輸出頻率之間轉(zhuǎn)換的控制信號；開啟跟蹤主電源總線；控制跟蹤第二組電源總線；上電時(shí)脈沖展寬CPU復(fù)位信號，電源發(fā)生故障時(shí)激活CPU復(fù)位信號。

　　ispClock的4種模式中的3種可以配置產(chǎn)生不同的時(shí)鐘頻率，這里只討論CPU頻率的改變，同樣的機(jī)理可用于所有時(shí)鐘輸出。

　　電源B1的電路運(yùn)作：通過調(diào)整引腳和輸出電壓引腳之間連接電阻R1和R2，圖3中頂部左面的電源B1的輸出電壓可設(shè)置成1.5V。如果只把R1連接在輸出和調(diào)整輸入之間，輸出電壓為1.0V。MOSFET Q1開啟時(shí)，將電阻R2短路。結(jié)果B1的輸出電壓變?yōu)?.0V。然而，Q1關(guān)閉時(shí)，B1的輸出電壓成為1.5V。驅(qū)動(dòng)MOSFET Q1，控制HVOUT引腳斜率，在電壓從1.0V變至1.5V或者從1.5V變至1.0V時(shí)，限制電流涌入。

　　圖4為上述電路工作的時(shí)序圖。圖的頂端是來自電源管理控制端口的命令。Power1208P1和ispClock5520執(zhí)行命令。電源電壓和時(shí)鐘頻率到達(dá)穩(wěn)態(tài)后，這個(gè)穩(wěn)態(tài)是穩(wěn)定的。

　　上述設(shè)計(jì)在最小的電路板面積上提供了最大的靈活性。IspClock5520對時(shí)鐘頻率定標(biāo)功能是理想的，因?yàn)樗梢匀〈?個(gè)獨(dú)立的時(shí)鐘產(chǎn)生器件和與之相關(guān)的從多路時(shí)鐘緩沖器中選出一路時(shí)鐘的價(jià)格昂貴的邏輯電路。

　　用于這個(gè)設(shè)計(jì)的Power1208P1器件不但有電源電壓還有監(jiān)控邏輯信號的能力。此器件的邏輯部分能在控制電源電壓和監(jiān)控CPU電壓軌跡的同時(shí)，方便地集成所有的邏輯功能，能可靠地在不同的工作速度之間進(jìn)行轉(zhuǎn)換。其結(jié)果是設(shè)計(jì)能夠在配置之間安全地轉(zhuǎn)換。