新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > DSP 塊碼生成器輸出“清晰的”VHDL代碼

DSP 塊碼生成器輸出“清晰的”VHDL代碼

——
作者:David Katz 時間:2005-08-28 來源: 收藏
DSP 塊碼生成器輸出“清晰的”VHDL代碼
  Tyder是一家位于英國Belfast的小公司,致力于信號處理和DSP技術的研發(fā),既是一個設計公司也是一個軟件工具供應商。它發(fā)布了“ONEoverT Digital Filter Designer”和“Tyd-IP Code Generator” 工具包:它們都是低成本的軟件,設計者可以用它來生成可合成的濾波器以及其它DSP函數,從而在FPGA或ASIC上實現。
  對于實數FFT(快速傅里葉變換)、復數FFT以及FFT反變換,Tyd-IP能夠生成可合成的VHDL代碼,同時可以產生需要的測試代碼和測試數據。它具有設計各種濾波器的能力,如加窗的和理想的FIR(有限脈沖響應)濾波器,巴特沃斯、切比雪夫I型/II型、橢圓、升余弦和均方根升余弦等IIR(無限脈沖響應)濾波器,以及單邊帶濾波器、希爾波特變換器和微分器等。通過綜合有效的分析,設計者可以得出不同系數字長所造成的影響。
  利用濾波器設計模塊輸出的結果, Tyd-IP軟件可以輸出一系列系數文件,設計者可以輕易地將這些文件同DSP的程序文件結合在一起。 后續(xù)模塊可以根據這些數據來生成可合成的VHDL代碼,設計者就可以利用目前廣泛商用的合成工具包來生成FPGA(現場可編程邏輯陣列)所需的配置文件,或是ASIC所需的門級結構。它所輸出的是完全可讀的、并且附加有注釋的VHDL源文件,使用者可以由此來構建自己的可執(zhí)行的IP庫。
  Tyder公司總經理Michael Gallen說,從一定程度上講,正是由于該公司的創(chuàng)建者在現貨IP應用中所受到的挫折促成了對這個工具包的開發(fā)。 “IP經常不能正常工作或在某些方面(諸如時序約束)不能滿足要求,而且當我們購買了黑盒子式的IP后,我們沒有辦法檢驗VHDL從而防止問題的出現。因此, 我們看到了開發(fā)能夠輸出完全可讀的源代碼的工具的機會??蛻艨梢蚤_發(fā)出復雜的DSP應用并且保留相關的IP?!?br/>  設計可以從在對話框中設置關鍵參數開始。該軟件提供給設計者多種選擇(諸如濾波器類型等),每種選擇又有大量的選項提供給設計者。設計完成后,通過波形仿真可以幫助確定以上操作得到的結果正是所期望的,從而設計者可以充滿信心地對代碼進行合成。Tyder的設計范例引用了Lenonardo Spectrum作為合成工具,但Gallen表示該工具輸出的完全是標準的VHDL代碼,它可以應用于任何的FPGA系列。
  基本型的濾波器設計包售價為350英鎊(大約500歐元)。能夠輸出VHDL的濾波器設計工具包大約1000英鎊(大約1400歐元),而完整的、滿足所有DSP功能的代碼生成包售價要在2500英鎊左右(大約3500歐元)。Tyder將在設計包中增加更多的DSP算法以及面向通訊的算法。用戶可以從該公司的網站下載該軟件并購買許可。


關鍵詞:

評論


相關推薦

技術專區(qū)

關閉