新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > FPGA 電路設(shè)計(jì): 如何應(yīng)對電源相關(guān)問題的挑戰(zhàn)

FPGA 電路設(shè)計(jì): 如何應(yīng)對電源相關(guān)問題的挑戰(zhàn)

作者: 時(shí)間:2008-03-31 來源: 收藏

  引言

本文引用地址:http://butianyuan.cn/article/80910.htm

  在設(shè)計(jì)可編程門陣列()電路時(shí),必須極端重視電源問題,從而使最終產(chǎn)品能在所有可能的條件下無缺陷工作并處于最優(yōu)狀態(tài)。 電路電源有兩項(xiàng)需考慮的問題: 電路上電要求和電路功耗分析。這篇文章針對這兩方面的要求,討論您可能遇到的問題,以及解決方案。

  目前FPGA電路設(shè)計(jì)所面臨的問題

  FPGA電路通常需要多路電源輸入。為優(yōu)化開機(jī)時(shí)的電流拖曳,防止鎖死和永久性的電路損壞,同時(shí)也為了防止開機(jī)接通時(shí)的毛刺干擾和降低開機(jī)接通的功耗,這些電源輸入必須具有精確的上電序列以及正確的電壓變化率。如何實(shí)現(xiàn)復(fù)雜多路供電的精確控制是FPGA電路設(shè)計(jì)驗(yàn)證過程中的難點(diǎn)。此外,隨著項(xiàng)目的發(fā)展,F(xiàn)PGA電路設(shè)計(jì)指標(biāo)通常會發(fā)生變化,靈活簡單的上電參數(shù)調(diào)整方式也是工程師在進(jìn)行前期電路設(shè)計(jì)時(shí)所需要的。

  在產(chǎn)品設(shè)計(jì)過程中,還需要測試各種工作條件下的FPGA電路功耗,捕獲大電流尖峰的精確輪廓,并帶有時(shí)戳,以確定尖峰出現(xiàn)的時(shí)間,從而確定設(shè)計(jì)必須提供的最大電源功耗??赡苓€需要為電源資源有限的產(chǎn)品(如電池供電設(shè)備)進(jìn)行進(jìn)一步功耗優(yōu)化設(shè)計(jì)。

  實(shí)例: 為 Xilinx Spartan-3 FPGA 設(shè)置上電規(guī)則并進(jìn)行功耗分析

  以Spartan-3系列FPGA為例,該FPGA電路需要四路供電,包括VCCINT(內(nèi)核電源),VCCAUX(輔助電源),VCCO(I/O電源)和VINTF(接口電源)。其中VINTF用于為配置器件如NOR Flash PROM 或微控器供電的供電。為正確配置 FPGA,要在FPGA上電前 1毫秒開啟,這一上電間隔保證了配置器件已完成上電,并準(zhǔn)備好向FPGA發(fā)送來自存儲器的配置。其他三路供電時(shí)序沒有嚴(yán)格要求,但如果VCCINT 在 VCCAUX 之前,或與其同時(shí)上電,F(xiàn)PGA將消耗過多的內(nèi)核電流。這一過度的電流拖曳將更快降低電池壽命,并導(dǎo)致負(fù)責(zé)功率分配的設(shè)計(jì)人員選擇更大功率的調(diào)整器。

  為驗(yàn)證不同上電時(shí)序?qū)PGA電路消耗電流的影響,使用安捷倫 N6705A直流功耗分析儀按圖1所示與FPGA電路進(jìn)行連接。

  

 

  圖1 使用多路電源為FPGA電路供電時(shí)的連接和設(shè)置

  首先按照 圖2 所示,為FPGA電路設(shè)置上電時(shí)序,VINTF 最早打開輸出,VCCINT 在VCCO 之前1毫秒打開供電:

  

 

  圖2 N6705A上電序列設(shè)置屏

  在此供電情況下,可以看到內(nèi)核電源消耗的電流 ICCINT 在上電過程中產(chǎn)生一個(gè)明顯的脈沖尖峰,如圖3 所示:

  

 

  圖3 內(nèi)核電源VCCINT在上電過程中所消耗的電流波形ICCINT

  按圖4 所示重新改變上電時(shí)序,使VCCINT上電輸出滯后于VCCAUX 1毫秒,此時(shí)可以看到ICCINT 電流波形中脈沖尖峰已經(jīng)消失。

  

 

  圖4 調(diào)整上電時(shí)序后,ICCINT 的電流波形

  同樣,為實(shí)現(xiàn)VCCINT 和VCCO 的上電斜率要求,并驗(yàn)證在規(guī)定的上電斜率范圍內(nèi)FPGA電路的工作情況,可以使用N6705A按照 圖5 所示分別設(shè)置各路供電的上電斜率。

  

 

  圖5 供電電路電壓斜率的設(shè)置

  為保證成功上電,F(xiàn)PGA電路的電源電壓必須通過各自的電壓閾值范圍,并且不能有電壓跌落。圖6 顯示電源接通時(shí)具有正確上電序列和上升斜率的各路供電輸出。每一路電壓都平穩(wěn)上升,并且沒有跌落和其它不穩(wěn)定行為。這說明在當(dāng)前的供電條件下,F(xiàn)PGA電路可以正常工作。

  

 

  圖6 按照設(shè)定的上電序列和斜率進(jìn)行供電的電壓波形

  對FPGA電路的連續(xù)功耗分析,可以通過高速采集各路供電的電流值來完成。連續(xù)高速采集可以保證捕捉到的所有的電流脈沖細(xì)節(jié),但數(shù)據(jù)量也會急劇增大。為保證采集速度同時(shí)減小數(shù)據(jù)量,可以通過設(shè)定采樣周期的辦法,在每個(gè)周期內(nèi),對高速采樣到的電流結(jié)果計(jì)算平均值和最大/最小值。整個(gè)過程必須保證連續(xù)采集,不會有電流數(shù)據(jù)丟失。同時(shí)還需要保留每個(gè)數(shù)據(jù)點(diǎn)所對應(yīng)的時(shí)間信息,以便事后對大電流脈沖產(chǎn)生原因進(jìn)行分析。這里同樣可以使用N6705A對多達(dá)四路供電進(jìn)行長時(shí)間數(shù)據(jù)采集。其采樣結(jié)果如 圖7 所示:

  

 

  圖7 N6705A對ICCINT、ICCAUX和ICCO電流連續(xù)采集30秒的結(jié)果

  結(jié)論

  在應(yīng)對FPGA電路電源設(shè)計(jì)部分的相關(guān)問題時(shí),供電驗(yàn)證和耗電分析往往是工程師所面臨的最大挑戰(zhàn)。設(shè)計(jì)師需要在FPGA允許范圍內(nèi)通過精調(diào)上電序列和變化斜率優(yōu)化開機(jī)功耗,并驗(yàn)證消耗電流的變化。為能夠快速精確調(diào)整供電設(shè)置,并實(shí)時(shí)測量消耗電流值,使用帶有多路供電測量功能的高性能電源是最理想的選擇。安捷倫N6705A直流功耗分析儀可以幫助工程師解決FPGA電路設(shè)計(jì)驗(yàn)證過程中所遇到的供電相關(guān)問題,幫助節(jié)省時(shí)間,人力和資金成本,快速達(dá)到設(shè)計(jì)目的。



關(guān)鍵詞: FPGA

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉