新聞中心

EEPW首頁(yè) > 網(wǎng)絡(luò)與存儲(chǔ) > 設(shè)計(jì)應(yīng)用 > 數(shù)字化全雙工語(yǔ)音會(huì)議電路(06-100)

數(shù)字化全雙工語(yǔ)音會(huì)議電路(06-100)

——
作者:上海船舶運(yùn)輸科學(xué)研究所 陳演平 時(shí)間:2008-04-03 來(lái)源:電子產(chǎn)品世界 收藏

  在多路語(yǔ)音信號(hào)相加時(shí),如果求和所得信號(hào)溢出,語(yǔ)音將產(chǎn)生限幅失真。為解決這一問(wèn)題,用雙向計(jì)數(shù)器carry_counter來(lái)擴(kuò)展“和”的動(dòng)態(tài)范圍。用a/c_clock信號(hào)的上升沿執(zhí)行加/減法操作、下降沿執(zhí)行進(jìn)/退位操作。采用這一技術(shù)比簡(jiǎn)單地增加加法器的數(shù)據(jù)寬度節(jié)省芯片的邏輯資源。通常carry_counter用4位計(jì)數(shù)器就夠了。

本文引用地址:http://www.butianyuan.cn/article/81181.htm

  summing_enable信號(hào)用來(lái)允許/禁止某路語(yǔ)音參加求和。如果要禁止某路發(fā)言,當(dāng)加法器對(duì)該路數(shù)據(jù)求和時(shí),使summing_enable為低即可。

  求和后的線性碼ds[11..0]和進(jìn)/退位信號(hào)ds[15..12]在每幀結(jié)束時(shí)被sum_latch信號(hào)鎖存,然后在sum_out信號(hào)有效時(shí)輸出。

  全局加法器

  來(lái)自各個(gè)幀加法器的輸出分時(shí)選通三態(tài)總線,相繼送入全局加法器,在全局加法器里累加所有各幀的信號(hào)。從全局加法器輸出的“和”信號(hào)就包括了所有與會(huì)者的發(fā)言。全局加法器的電路設(shè)計(jì)類似于幀加法器。

  本路減法器和延時(shí)電路

  本路減法器由32路信號(hào)分時(shí)共用,從全部“和”信號(hào)中減去一路信號(hào)再輸出到該路,這路就收到了除自己以外的所有其它與會(huì)者的發(fā)言。但是由于兩次累加過(guò)程,“和”信號(hào)已經(jīng)產(chǎn)生了兩幀時(shí)間的延遲,因此必須把擬減去的本路信號(hào)先做相同的延時(shí),然后再相減。只要在前面的累加過(guò)程中沒(méi)有產(chǎn)生限幅失真,本路信號(hào)就能夠被精確地減除掉。

  線性碼/A律碼轉(zhuǎn)換電路  

  從本路減法器輸出的仍是線性碼,通過(guò)本模塊轉(zhuǎn)換回A律編碼。該轉(zhuǎn)換電路也是1幀32路信號(hào)分時(shí)共用的。

  并行/串行轉(zhuǎn)換電路  

  最后把運(yùn)算完畢的并行信號(hào)轉(zhuǎn)換成符合PCM時(shí)序要求的串行信號(hào),即可輸出給PCM解碼器,得到供各用戶收聽(tīng)的語(yǔ)音會(huì)議信號(hào)。

  時(shí)序發(fā)生器  

  時(shí)序發(fā)生器外接16.384MHz的有源晶振,導(dǎo)出3組同步的時(shí)鐘信號(hào):內(nèi)各邏輯處理電路的時(shí)序信號(hào)、和外部處理器接口的時(shí)序信號(hào)、PCM編解碼器的時(shí)鐘信號(hào)。

  外部處理器接口   
 
  本接口通過(guò)地址、數(shù)據(jù)、控制三組總線連接到片外的單片機(jī)或嵌入式計(jì)算機(jī)。通過(guò)本接口,外部處理器可以設(shè)定和選擇FPGA的功能,如禁止某路發(fā)言或收聽(tīng)等。

  如把數(shù)據(jù)和控制總線設(shè)計(jì)成雙向的,還可以讀取到FPGA內(nèi)各路用戶的語(yǔ)音狀態(tài)信息。

  設(shè)計(jì)結(jié)果

  以上電路用公司的QuartusⅡ 5.1版軟件進(jìn)行設(shè)計(jì)、仿真和下載編程,選用的FPGA是公司系列的EP1C6 T144芯片。本設(shè)計(jì)的關(guān)鍵是各路信號(hào)處理流程中的時(shí)序關(guān)系必須嚴(yán)格符合PCM信號(hào)的時(shí)序要求,否則會(huì)影響語(yǔ)音質(zhì)量。為此要認(rèn)真進(jìn)行電路波形的仿真,還要保證所有波形去除掉“毛刺”使電路能穩(wěn)定工作。設(shè)計(jì)完成后對(duì)32路、128路等全雙工語(yǔ)音會(huì)議進(jìn)行了實(shí)際電路的制作和實(shí)驗(yàn),試聽(tīng)語(yǔ)音會(huì)議的音質(zhì)優(yōu)良,效果完全達(dá)到設(shè)計(jì)要求。

  依據(jù)上述設(shè)計(jì)原理,對(duì)電路做些改變,還能夠進(jìn)一步擴(kuò)展語(yǔ)音會(huì)議的功能,如分組會(huì)議、調(diào)度會(huì)議、通播會(huì)議等。


上一頁(yè) 1 2 3 4 下一頁(yè)

關(guān)鍵詞: Altera FPGA Cyclone

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉