改善當(dāng)代廣播視頻系統(tǒng)中視頻時鐘信號的產(chǎn)生(06-100)

　　俗話說“時間就是一切”，這在當(dāng)代的廣播演播室中得到很好的體現(xiàn)，在這里視頻時鐘和同步信號的定時對于產(chǎn)生、采集、編輯和分配模擬和數(shù)字視頻很必要。今天的廣播系統(tǒng)必須支持產(chǎn)業(yè)標(biāo)準(zhǔn)SD/HD格式，例如NTSC、PAL、720p、1080i和1080p，經(jīng)過模擬和數(shù)字接口輸出，例如復(fù)合視頻、分量視頻和串行數(shù)字接口(SDI)。隨著高速SDI視頻設(shè)備在演播室中得到越來越廣泛的應(yīng)用，改善的視頻同步信號分離可以有效地產(chǎn)生具有低抖動的視頻時鐘，這對于滿足新SDI標(biāo)準(zhǔn)的嚴(yán)格規(guī)范來說非常關(guān)鍵。

　　視頻時鐘發(fā)生器

　　從模擬視頻輸入產(chǎn)生不同定時和時鐘信號的視頻時鐘發(fā)生器由一個視頻同步分離器和鎖相環(huán)(PLL)組成。這兩個電路顯示在圖1的SDI應(yīng)用框圖中。

　　視頻同步分離器接受一個具有雙電平或三電平同步信號的1Vp-p模擬視頻輸入，并從中提取出標(biāo)準(zhǔn)的定時信號，例如行同步(Hsync)、場同步以及復(fù)合同步信號、色同步以及奇偶場輸出。為滿足最新HDTV標(biāo)準(zhǔn)的嚴(yán)格定時要求，像HD三電平同步分離、低輸出傳播延時以及50%同步信號限幅(sync slicing)這些都是必須的。后者通過在雙電平或三電平同步參考沿的50%點處的限幅來確保準(zhǔn)確的同步提取。與非自適應(yīng)的固定電平同步信號限幅相比，這提供了更優(yōu)的行同步抖動性能，即使在不規(guī)則的輸入條件下，例如雙倍負(fù)載終結(jié)或沒有75Ω負(fù)載終結(jié)或傳輸損耗。在這里，行同步抖動定義為在Hsync的下降沿相對于輸入同步參考沿的峰-峰時間差值，這對于在之后的PLL模塊產(chǎn)生的像素時鐘性能來說非常的關(guān)鍵。

　　PLL模塊可以產(chǎn)生一個或更多的像素時鐘，這個像素時鐘可以在相位上鎖定于行同步信號的前沿，即PLL的參考輸入。需要兩個PLL以產(chǎn)生標(biāo)清(SD)和高清(HD)像素時鐘，兩個PLL設(shè)計成產(chǎn)生用于針對任何指定的行同步頻率產(chǎn)生合適輸出頻率。因為PLL從一個低頻行同步信號獲得一個高頻像素時鐘，像素時鐘抖動將在不同的頻率下由不同的信號源決定。

　　在環(huán)路帶寬之下，PLL輸出的時鐘抖動主要是Hsync抖動，行同步抖動在相當(dāng)大的程度上取決于同步分離器的性能和質(zhì)量。在環(huán)路帶寬之上，PLL輸出時鐘抖動主要取決于PLL振蕩器，通常選用壓控晶體振蕩器(VCXO)以實現(xiàn)低相位噪聲和頻率精度。

　　在圖1所示的框圖中，采用一個像素時鐘發(fā)生器來獲得一個用于SDI串行化器的參考時鐘。SDI串行化器接收符合SMPTE的并行數(shù)字視頻數(shù)據(jù)，然后編碼、串行化，通過同軸電纜傳輸未經(jīng)壓縮的串行數(shù)字視頻。串行化器需要一個干凈的參考時鐘用于其內(nèi)部PLL來產(chǎn)生一個碼率時鐘，這個時鐘用于串行化器，并對輸出碼流提供時鐘。如果直接對串行化器提供時鐘驅(qū)動，參考時鐘上的任何抖動都可能轉(zhuǎn)移到碼率時鐘，從而表現(xiàn)為SDI輸出抖動。如表1所示，SDI格式使用的數(shù)據(jù)率越來越高，因此這需要具有足夠高抖動性能的時鐘源。