新SOI電路模型應(yīng)邀競(jìng)爭(zhēng)國(guó)際標(biāo)準(zhǔn) 北大微電子研究爭(zhēng)創(chuàng)世界一流水平

　　近日，北京大學(xué)微電子學(xué)研究院教授何進(jìn)博士的喜接美國(guó)電子和信息技術(shù)聯(lián)合會(huì) (GEIA: Government Electronics & Information Technology Association）旗下的國(guó)際集成電路模型標(biāo)準(zhǔn)化委員會(huì)（CMC： Compact modeling Council）的主席邀請(qǐng)函，邀請(qǐng)何進(jìn)教授參加于6月5日到6日在美國(guó)波士頓舉行的關(guān)于新一代SOI 集成電路國(guó)際標(biāo)準(zhǔn)模型選擇的CMC會(huì)議， 攜帶北京大學(xué)自主研發(fā)的新SOI電路模型競(jìng)爭(zhēng)高科技IT技術(shù)—納米SOI集成電路模型的國(guó)際標(biāo)準(zhǔn)。 經(jīng)過(guò)長(zhǎng)時(shí)間的評(píng)審和漫長(zhǎng)等待，何進(jìn)教授的研究團(tuán)隊(duì)終于盼來(lái)了這一時(shí)刻：北京大學(xué)微電子學(xué)研究院自主研發(fā)的納米SOI電路模型—ULTRA-SOI在強(qiáng)手如林的國(guó)際評(píng)審中成為國(guó)際上最后的4個(gè)競(jìng)爭(zhēng)者之一，在波士頓可以站在國(guó)際集成電路模型的最高講臺(tái)上面對(duì)國(guó)際半導(dǎo)體工業(yè)巨頭如IBM，AMD， TI和TSMC和國(guó)際EDA 公司如CADENCE 和SYNOPSYS等的專家和代表，介紹自己團(tuán)隊(duì)開(kāi)發(fā)的SOI電路模型的科學(xué)創(chuàng)新性，闡述競(jìng)爭(zhēng)SOI模型國(guó)際標(biāo)準(zhǔn)的主要工程技術(shù)特色。 這一行動(dòng)，向國(guó)際半導(dǎo)體工業(yè)界充分顯示了北大微電子研究爭(zhēng)創(chuàng)世界一流水平的實(shí)力和成就。

　　SOI(Silicon On Insulator)技術(shù)作為一種主流的集成電路技術(shù)，有著許多體硅CMOS技術(shù)不可比擬的優(yōu)越性。在傳統(tǒng)體硅技術(shù)中，隨著特征尺寸的縮小，器件內(nèi)部以及器件與器件之間通過(guò)襯底的相互作用日益嚴(yán)重， 從而限制了他們的進(jìn)一步應(yīng)用。SOI集成電路技術(shù)以其獨(dú)特的材料結(jié)構(gòu)有效克服了體硅集成電路的缺點(diǎn)，具有功耗低，抗干擾力強(qiáng)，隔離面積小，寄生電容小，工藝簡(jiǎn)單，抗輻照能力強(qiáng)等顯著特色。 盡管SOI具有上述諸多優(yōu)勢(shì)，受制于高昂成本和工藝技術(shù)，但傳統(tǒng)上僅僅用于軍事等特殊領(lǐng)域。 直到最近的四到五年，IBM 和AMD生產(chǎn)出商用SOI芯片和計(jì)算機(jī)，SOI集成電路才逐漸成為主流。

　　在上述背景下，用于SOI集成電路技術(shù)設(shè)計(jì)和仿真的ULTRA-SOI應(yīng)運(yùn)而生。 ULTRA-SOI是北京大學(xué)納太器件和電路研究室研究的，針對(duì)SOI器件和電路的創(chuàng)新性納米尺寸絕緣柵場(chǎng)效應(yīng)晶體管模型。它使用了新的物理核心和工程模型結(jié)構(gòu)來(lái)模擬納米尺寸的SOI MOSFET行為。與國(guó)際上的同類研究相比，ULTRA-SOI具有明顯的科學(xué)創(chuàng)新性和高技術(shù)特色，不僅有望在國(guó)際主流的集成電路設(shè)計(jì)EDA工具中得到實(shí)際使用，現(xiàn)在還獲邀參加國(guó)際標(biāo)準(zhǔn)競(jìng)爭(zhēng)。 這一成果充分顯示了北京大學(xué)微電子研究不僅是國(guó)內(nèi)基礎(chǔ)研究的重鎮(zhèn)，還是集成電路工程技術(shù)開(kāi)發(fā)的先鋒。