多核設(shè)計(jì)需掌握關(guān)鍵技術(shù)

　　過(guò)去一段時(shí)間以來(lái)，收益遞減法則(Law of Diminishing Return)在傳統(tǒng)處理器架構(gòu)的進(jìn)展方面已經(jīng)明顯體現(xiàn)出來(lái)。每一代新工藝幾何尺寸和新興微架構(gòu)的進(jìn)步，在相應(yīng)性能上所能帶來(lái)的增益正在逐漸減少──顯然，借助更快速度以實(shí)現(xiàn)摩爾定律的方法不再靈驗(yàn)！功耗和微架構(gòu)改良的限制，使單一處理器的發(fā)展前景受挫，業(yè)界的關(guān)注焦點(diǎn)已轉(zhuǎn)向多處理器或多核芯片架構(gòu)的開發(fā)潛力。

　　由于多核主要是用于克服單處理器系統(tǒng)局限性的，所以很多人認(rèn)為，采用多核純粹是出于性能方面的考慮。但以picoChip的經(jīng)驗(yàn)來(lái)看，多核技術(shù)的影響更微妙、意義也比僅簡(jiǎn)單地提供更強(qiáng)大的處理能力要深遠(yuǎn)得多。對(duì)于我們和客戶來(lái)說(shuō)，最重要的一點(diǎn)是：picoArray多核產(chǎn)品能比標(biāo)準(zhǔn)處理器提供高10倍的處理能力。也就是說(shuō)，在同樣的價(jià)格和功耗基準(zhǔn)下，采用多核產(chǎn)品的系統(tǒng)，將比采用標(biāo)準(zhǔn)DSP的系統(tǒng)處理能力高10倍。另外，傳統(tǒng)上需要一個(gè)大型FPGA的應(yīng)用，若采用多核處理器實(shí)現(xiàn)，也能降低成本和功耗。

　　從更實(shí)用的角度說(shuō)，這些成本效益屬性使開發(fā)諸如3G femtocells(也稱家庭基地臺(tái))等大量市場(chǎng)成為可能。這些產(chǎn)品要求極強(qiáng)的處理能力，且對(duì)價(jià)格很敏感、上市速度要快。這些技術(shù)同樣對(duì)處理能力和原材料成本有苛刻要求。

　　對(duì)多核處理器的解讀還存在其它誤解。其中之一是認(rèn)為‘多核’意指一種技術(shù)。實(shí)際上，多核囊括了多種方法，這些方法可用以下兩個(gè)指標(biāo)劃分：核的大小和所用核的數(shù)量。

　　事實(shí)上，為了從多核架構(gòu)得到更好的性價(jià)比，核與和多核矩陣的大小是關(guān)鍵。為做出正確決策，必須徹底了解該組件的目標(biāo)應(yīng)用。采用新架構(gòu)，我們可在每一組件內(nèi)放置數(shù)百個(gè)核。此舉立即克服了多處理器系統(tǒng)面臨的一個(gè)傳統(tǒng)難題：對(duì)一個(gè)過(guò)程進(jìn)行‘某種程度’的并行處理雖然能提升少量性能，但卻顯著增加復(fù)雜性，并限制了可用性。

　　為了把多核架構(gòu)的潛能發(fā)揮到極致，支持處理器間通信的硬件至關(guān)重要。在此之上，軟件開發(fā)五金|工具將決定一個(gè)項(xiàng)目的成敗。雖然多核的確是必經(jīng)之路，但簡(jiǎn)單的整合并不能解決問(wèn)題。必須根據(jù)應(yīng)用需求來(lái)調(diào)配處理器的大小和數(shù)量、提供充分的處理器間通信能力；此外，最重要的是通過(guò)提供基于標(biāo)準(zhǔn)的直觀工具以確保軟件工程師能發(fā)揮最高創(chuàng)造力。上述所有條件皆備時(shí)多核設(shè)計(jì)才能事半功倍。