CEVA和ARM合作CEVA DSP + ARM多處理器SoC的開發(fā)支持

　　硅產(chǎn)品知識產(chǎn)權(quán) (SIP) 平臺解決方案和數(shù)字信號處理器 (DSP) 內(nèi)核授權(quán)廠商CEVA公司宣布與ARM合作，針對多處理器系統(tǒng)級芯片 (SoC) 解決方案的開發(fā)，在ARM® CoreSight™ 技術(shù)實(shí)現(xiàn)CEVA DSP內(nèi)核的實(shí)時跟蹤支持。這種強(qiáng)化的支持將使得日益增多的采用基于CEVA DSP + ARM處理器的SoC客戶，在使用具有ARM Embedded Trace Macrocell™ (ETM) 技術(shù)的處理器時，受益于完全的系統(tǒng)可視化，從而簡化調(diào)試過程及確保快速上市。

　　現(xiàn)在許多用于無線和移動多媒體應(yīng)用的復(fù)雜SoC都采用多處理器架構(gòu)來提供最佳性能和所需的豐富功能集。這種多處理器方案通常意味著整個應(yīng)用的調(diào)試會更為復(fù)雜。隨著CEVA實(shí)時跟蹤模塊的推出，兩家公司的共同客戶能夠利用ARM ETM 技術(shù)在CEVA DSP內(nèi)核中搜集軟件的執(zhí)行跟蹤結(jié)果，以便保證總體系統(tǒng)有更好的開發(fā)和性能。

　　CEVA選擇采用已獲驗(yàn)證的ARM ETM技術(shù)，并設(shè)計(jì)DSP與之直接接口。這種基于CEVA DSP ETM技術(shù)的接口可使DSP數(shù)據(jù)和程序訪問的獨(dú)有特性 (比如雙數(shù)據(jù)總線接口和多斷言程序執(zhí)行) 適合于ETM接口，只需增加最少的邏輯電路就可實(shí)現(xiàn)完全的DSP可視化。CEVA增加了額外的濾波邏輯，確保典型DSP應(yīng)用的高數(shù)據(jù)吞吐量不會超出ETM數(shù)據(jù)流量。通過一個跟蹤端口，利用CoreSight Trace Funnel 即可收集ARM和CEVA DSP處理器的同時跟蹤結(jié)果。

　　ARM的CoreSight技術(shù)為整個系統(tǒng)級芯片 (SoC) 提供了最完整的調(diào)試和跟蹤解決方案。它使基于ARM 處理器的SoC非常易于調(diào)試，從而加快更高質(zhì)量產(chǎn)品的開發(fā)速度。CoreSight技術(shù)構(gòu)建在ARM Embedded Trace Macrocell (ETM) 產(chǎn)品的基礎(chǔ)之上，該產(chǎn)品擁有龐大的授權(quán)用戶，并獲得ARM RealView®開發(fā)工具和超過20家領(lǐng)先工具供應(yīng)商的支持。