一種結(jié)構(gòu)簡(jiǎn)單的低壓低功耗ALU單元設(shè)計(jì)
1.引言
本文引用地址:http://butianyuan.cn/article/84709.htm隨著手持式個(gè)人通訊系統(tǒng)等的發(fā)展,低壓低功耗高吞吐量電路的需求越來(lái)越多,因此低功耗微處理器和元件的設(shè)計(jì)已經(jīng)變成了主流。ALU是微處理器最重要的組成部分,其中全加器電路是所有運(yùn)算電路的基本單元,設(shè)計(jì)低功耗快速加法器單元是獲得低功耗高速運(yùn)算電路的關(guān)鍵。ALU單元的設(shè)計(jì)標(biāo)準(zhǔn)是多種多樣的,晶體管數(shù)量顯然是一個(gè)主要的關(guān)注點(diǎn),因?yàn)樗鼧O大的影響了功能單元ALU的設(shè)計(jì)復(fù)雜性。另外兩個(gè)重要的卻又相互矛盾的因素是功耗和速度。與功耗降低相關(guān)的一個(gè)因素是電路能工作的最低電壓, 還有一個(gè)是晶體管的數(shù)量,而全加器晶體管的數(shù)量又極大的影響了ALU單元的晶體管數(shù)量,因此全加器的設(shè)計(jì)也是ALU設(shè)計(jì)中必須重點(diǎn)考慮的一部分。對(duì)于已有的全加器的設(shè)計(jì)按照種類來(lái)分【1-8】有靜態(tài)CMOS電路,動(dòng)態(tài)電路,傳送管和傳輸門邏輯。其中全靜態(tài)CMOS電路是最傳統(tǒng)的,但需要28個(gè)管子。動(dòng)態(tài)電路能極大的減少晶體管的數(shù)量但是短路功耗卻很大;使用傳送門邏輯是一個(gè)可選的降低電路復(fù)雜性的方案。在【1】中基于傳送門和反向器的全加器設(shè)計(jì)中各使用了20和16個(gè)晶體管,為了得到更少管子的全加器,在【2】中基于XOR/XNOR的傳送門邏輯電路組成的全加器只用了14個(gè)管子,在【3】中,介紹了一個(gè)基于傳輸管的靜態(tài)能量恢復(fù)全加器(SERE),它只使用了10個(gè)管子,且不管它自稱的功耗小,這個(gè)設(shè)計(jì)相比同類的設(shè)計(jì)來(lái)講速度比較慢,同時(shí)這個(gè)設(shè)計(jì)不能用來(lái)級(jí)連,因?yàn)樵诘碗妷合鹿ぷ鲿r(shí)有多閥值損失問(wèn)題。在【4】中一種新的基于選擇電路的10管全加器設(shè)計(jì)被提出,然而這個(gè)設(shè)計(jì)也同樣有多閥值損失問(wèn)題,以至于不能在低電壓級(jí)連模式下正確的工作,前面提到的10管全加器都是基于圖1的原理來(lái)的。文中的ALU單元將采用一種新的10管全加器,它可以減輕閥值損失問(wèn)題,這個(gè)設(shè)計(jì)可以在使用少量管子的情況下組成快速的并行加法器(RCA)同時(shí)保持較低的能量損耗,另外,這個(gè)設(shè)計(jì)可以在較低的工作電壓下正確運(yùn)行。
圖1 .現(xiàn)有的10管全加器結(jié)構(gòu)
2.新的基于CLRCL全加器的ALU單元
首先考慮全加器的設(shè)計(jì),全加器的邏輯表達(dá)式為:
Sum=(A⊙B)·Cin+(A⊕B) ·!Cin Count=(A⊕B) ·Cin+(A⊙B) ·A
可以看出有兩個(gè)基本的模型需要使用――XOR和2選1選擇器。一個(gè)XOR/XNOR功能用傳送門邏輯只用四個(gè)管子就可以達(dá)到【5】,一個(gè)2選1選擇器可以用兩個(gè)管子實(shí)現(xiàn)。但是這些電路都有不同程度的閥值電壓損失,所以在使用時(shí)必須小心,文中將采用一種新的全加電路,這個(gè)全加器的特點(diǎn)是進(jìn)位邏輯電平恢復(fù)稱之為(Complementary and Level Restoring Carry Logic or CLRCL)。目的是為了減小電路的復(fù)雜性和達(dá)到快速的級(jí)連運(yùn)作。為了避免進(jìn)位鏈的多閥值電壓損失,為此重寫全加器的和以及進(jìn)位邏輯公式:
Sum =(A⊕Cin) ·!Cout+(A⊙Cin) ·B Count =(A⊕Cin) ·B+(A⊙Cin) ·A
改進(jìn)后的電路圖如圖2.其中MUX的電路如圖3所示。這樣設(shè)計(jì)的合理之處在于以下幾點(diǎn):首先,避免了使用有閥值損失的信號(hào)作為下一個(gè)單元的控制信號(hào),這是在現(xiàn)有的10管全加器中普遍存在的問(wèn)題,這將導(dǎo)致在電路級(jí)連的時(shí)候有多閥值電壓損失從而使電路不能正確工作;第二,在傳送管鏈中去除了沒(méi)有緩沖的進(jìn)位信號(hào)傳送。根據(jù)Elmore公式,傳送延遲時(shí)間跟級(jí)連的傳送門數(shù)目是二次方的關(guān)系【6】。即使是中等數(shù)目的級(jí)連長(zhǎng)度,這樣的延遲也是不能忍受的。
圖2.新的1位ALU單元電路圖
圖3 .MUX 的MOS電路圖
正如圖2中全加器部分電路所示,XNOR電路采用了一個(gè)2選1選擇器加一個(gè)反向器來(lái)實(shí)現(xiàn),這個(gè)反向器的功用有三個(gè):第一,反向器INV1可以用來(lái)補(bǔ)償輸出傳送門輸出電壓的損失,這個(gè)輸出將用來(lái)與另外兩個(gè)2選1選擇器一起實(shí)現(xiàn)和以及進(jìn)位功能,這樣和以及進(jìn)位信號(hào)的閥值電壓損失可以控制在一個(gè)|V t|;第二,反向器INV2在進(jìn)位鏈中充當(dāng)了一個(gè)緩沖器的作用,從而加速了進(jìn)位的傳送;第三,同時(shí)這個(gè)反向器提供了一個(gè)進(jìn)位的互補(bǔ)信號(hào)(!Count)供下一級(jí)電路使用。這樣全部的全加器部分電路就只需要10個(gè)管子(5個(gè)PMOS和5個(gè)NMOS),這是目前我們所知的最少的實(shí)現(xiàn)全加器電路的晶體管數(shù)目。
評(píng)論