應對混合信號驗證難題的Discovery AMS解決方案
——
加入技術交流群
應對混合信號驗證難題的Discovery AMS解決方案
當今，隨著越來越多消費產(chǎn)品功能的不斷升級，無線連接已無處不在，對復雜的混合信號SoC設計的需求量正在大幅度增長。為順應這一發(fā)展趨勢，Synopsys公司發(fā)布了Discovery AMS，作為一項全新的芯片級混合信號驗證解決方案。
在各類市場上，我們都可以看到許多精密復雜產(chǎn)品的涌現(xiàn)。比如手機和PDA正以拍攝數(shù)碼相片作為附加功能。而在汽車工業(yè)等諸多領域，也不斷推出越來越復雜的精密產(chǎn)品。這證明了在未來的設計中，提供豐富的功能是成就與眾不同的產(chǎn)品的關鍵，而且通常要內(nèi)置無線連接功能。為滿足市場對功能豐富產(chǎn)品的迫切需求，設計人員正在開發(fā)將大規(guī)模的模擬部件和大規(guī)模的數(shù)字部件整合起來的芯片。
此外，亞微米級幾何尺寸與高運行頻率結合起來，意味著數(shù)字邏輯電路這時的性能表現(xiàn)與模擬電路相似。實際上，當今設計上的進步對驗證技術提出了一項新的挑戰(zhàn)。
但是，實踐已經(jīng)證明，傳統(tǒng)型的驗證方法已經(jīng)不足以解決當今新一代的設計難題，這就預示著混合信號設計需要一項新的全芯片級驗證解決方案。
目前的驗證流程為何失敗
在傳統(tǒng)的驗證流程中，分別設立的數(shù)字設計團隊和模擬設計團隊事實上是在相互獨立的情況下開展工作的。這樣可能導致算法和接口方面的問題被忽視。盡管他們認真地按照系統(tǒng)技術規(guī)格努力工作，但存在的問題可能等到整個設計周期完成后，才能檢查出來，而這時的問題可能對功能和時序產(chǎn)生重大影響。這種方法的結果可能導致硅片的重新設計，不但增加了成本，而且最終會造成產(chǎn)品推遲上市的昂貴代價。
在傳統(tǒng)方式中，由不同團隊來驗證同一設計的數(shù)字部分和模擬部分；數(shù)字部分在綜合/HDL環(huán)境下驗證，而模擬部分在電路仿真環(huán)境下驗證。但是，由于驗證團隊的工作相互獨立，導致混合信號SoC的驗證并未得到芯片級的集成。集成問題是通過測試臺的假設和在模擬電路區(qū)域周圍提供充足的防護隔離帶，將數(shù)字噪聲與敏感的模擬電路基底材料隔離開來解決。
但是，隨著更加復雜的功能正在整合到芯片中，以及芯片內(nèi)置時鐘的頻率不斷提高，防護隔離帶方案已經(jīng)成為一項不現(xiàn)實的方案，這是因為它無法解決內(nèi)嵌在模擬電路塊中的功能。另外，硅材料或頂蓋區(qū)塊非必要的浪費會造成制造成本的額外增加。
另一種方法是選用數(shù)字式的HDL來對模擬電路塊的行為進行建模。但是，這些模型無法模擬所有的模擬電路行為，并且在HDL模型和模擬電路的實際功能間缺乏相關性。同樣地，在晶體管級對整個芯片的仿真只能在設計周期末尾才是可行的。而這種方法的計算量非常大，從而延遲了對技術規(guī)范定義階段就存在的缺陷的檢測。
目前，許多SoC芯片包含同樣大規(guī)模的數(shù)字電路和模擬電路，也有與模擬電路特性類似的高速數(shù)字模塊。傳統(tǒng)方法針應對混合信號驗證的不足，意味著業(yè)界對下一代混合信號驗證解決方案的需求。
混合信號驗證的需求
理想的混合信號驗證解決方案應該具備在模擬電路模塊和數(shù)字電路模塊之間進行驗證的功能。仿真器必須足以對設計中的模擬和高性能數(shù)字部分的深亞微米效應進行準確的建模，例如信號串擾和地線反彈。在90納米及以下工藝時，為了確保工作情況滿足要求，還應該對寄生效應進行驗證。
對于負責多方面驗證工作的設計人員來說，這套解決方案應該具備高性能和大容量的仿真能力，以快速仿真規(guī)模不斷加大的設計。此外，為了進行芯片布局后的分析，該方案還應該能夠有效地處理大量的寄生數(shù)據(jù)，而同時要通過模型相關，在仿真器之間提供一致的結果。另一項不斷增長的需求是支持建立在語言標準上的形為建模方法，例如Verilog-AMS，以實現(xiàn)在設計過程中盡早對體系架構進行探測和對功能進行驗證。
Discovery AMS提供了一套完整的混合信號驗證解決方案
Discovery-AMS是Synopsys公司在其業(yè)界領先的高性能仿真器VCS、 HSPICE和NanoSim等基礎上開發(fā)的混合信號驗證解決方案。Discovery-AMS提供了一個完整的驗證環(huán)境，能夠?qū)θ酒旌闲盘栐O計進行驗證，并內(nèi)置對Accellera 2.0標準所定義的Verilog-AMS語言的支持。Discovery-AMS提供了獨一無二的精度、性能、容量結合，及靈活地對以任意Verilog、SPICE、Verilog-A和Verilog-AMS的設計組合進行仿真（如圖1所示）。
在各類市場上，我們都可以看到許多精密復雜產(chǎn)品的涌現(xiàn)。比如手機和PDA正以拍攝數(shù)碼相片作為附加功能。而在汽車工業(yè)等諸多領域，也不斷推出越來越復雜的精密產(chǎn)品。這證明了在未來的設計中，提供豐富的功能是成就與眾不同的產(chǎn)品的關鍵，而且通常要內(nèi)置無線連接功能。為滿足市場對功能豐富產(chǎn)品的迫切需求，設計人員正在開發(fā)將大規(guī)模的模擬部件和大規(guī)模的數(shù)字部件整合起來的芯片。
此外，亞微米級幾何尺寸與高運行頻率結合起來，意味著數(shù)字邏輯電路這時的性能表現(xiàn)與模擬電路相似。實際上，當今設計上的進步對驗證技術提出了一項新的挑戰(zhàn)。
但是，實踐已經(jīng)證明，傳統(tǒng)型的驗證方法已經(jīng)不足以解決當今新一代的設計難題，這就預示著混合信號設計需要一項新的全芯片級驗證解決方案。
目前的驗證流程為何失敗
在傳統(tǒng)的驗證流程中，分別設立的數(shù)字設計團隊和模擬設計團隊事實上是在相互獨立的情況下開展工作的。這樣可能導致算法和接口方面的問題被忽視。盡管他們認真地按照系統(tǒng)技術規(guī)格努力工作，但存在的問題可能等到整個設計周期完成后，才能檢查出來，而這時的問題可能對功能和時序產(chǎn)生重大影響。這種方法的結果可能導致硅片的重新設計，不但增加了成本，而且最終會造成產(chǎn)品推遲上市的昂貴代價。
在傳統(tǒng)方式中，由不同團隊來驗證同一設計的數(shù)字部分和模擬部分；數(shù)字部分在綜合/HDL環(huán)境下驗證，而模擬部分在電路仿真環(huán)境下驗證。但是，由于驗證團隊的工作相互獨立，導致混合信號SoC的驗證并未得到芯片級的集成。集成問題是通過測試臺的假設和在模擬電路區(qū)域周圍提供充足的防護隔離帶，將數(shù)字噪聲與敏感的模擬電路基底材料隔離開來解決。
但是，隨著更加復雜的功能正在整合到芯片中，以及芯片內(nèi)置時鐘的頻率不斷提高，防護隔離帶方案已經(jīng)成為一項不現(xiàn)實的方案，這是因為它無法解決內(nèi)嵌在模擬電路塊中的功能。另外，硅材料或頂蓋區(qū)塊非必要的浪費會造成制造成本的額外增加。
另一種方法是選用數(shù)字式的HDL來對模擬電路塊的行為進行建模。但是，這些模型無法模擬所有的模擬電路行為，并且在HDL模型和模擬電路的實際功能間缺乏相關性。同樣地，在晶體管級對整個芯片的仿真只能在設計周期末尾才是可行的。而這種方法的計算量非常大，從而延遲了對技術規(guī)范定義階段就存在的缺陷的檢測。
目前，許多SoC芯片包含同樣大規(guī)模的數(shù)字電路和模擬電路，也有與模擬電路特性類似的高速數(shù)字模塊。傳統(tǒng)方法針應對混合信號驗證的不足，意味著業(yè)界對下一代混合信號驗證解決方案的需求。
混合信號驗證的需求
理想的混合信號驗證解決方案應該具備在模擬電路模塊和數(shù)字電路模塊之間進行驗證的功能。仿真器必須足以對設計中的模擬和高性能數(shù)字部分的深亞微米效應進行準確的建模，例如信號串擾和地線反彈。在90納米及以下工藝時，為了確保工作情況滿足要求，還應該對寄生效應進行驗證。
對于負責多方面驗證工作的設計人員來說，這套解決方案應該具備高性能和大容量的仿真能力，以快速仿真規(guī)模不斷加大的設計。此外，為了進行芯片布局后的分析，該方案還應該能夠有效地處理大量的寄生數(shù)據(jù)，而同時要通過模型相關，在仿真器之間提供一致的結果。另一項不斷增長的需求是支持建立在語言標準上的形為建模方法，例如Verilog-AMS，以實現(xiàn)在設計過程中盡早對體系架構進行探測和對功能進行驗證。
Discovery AMS提供了一套完整的混合信號驗證解決方案
Discovery-AMS是Synopsys公司在其業(yè)界領先的高性能仿真器VCS、 HSPICE和NanoSim等基礎上開發(fā)的混合信號驗證解決方案。Discovery-AMS提供了一個完整的驗證環(huán)境，能夠?qū)θ酒旌闲盘栐O計進行驗證，并內(nèi)置對Accellera 2.0標準所定義的Verilog-AMS語言的支持。Discovery-AMS提供了獨一無二的精度、性能、容量結合，及靈活地對以任意Verilog、SPICE、Verilog-A和Verilog-AMS的設計組合進行仿真（如圖1所示）。
關鍵詞：
Synopsys公司
評論