新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > CMOS DAC充當(dāng)數(shù)控分壓器

CMOS DAC充當(dāng)數(shù)控分壓器

作者:John Wynne,Liam Riordan,Analog Devices公司 時(shí)間:2008-09-10 來源:EDN China 收藏

  數(shù)字在可接受8位分辨率的應(yīng)用中,可作為極佳的數(shù)控,例如AnalogDevices的AD5160。本篇設(shè)計(jì)實(shí)例介紹在需要更高分辨率的應(yīng)用中如何使用 作為。

本文引用地址:http://www.butianyuan.cn/article/87896.htm

  數(shù)百萬種R2R(電阻/雙電阻)梯式數(shù)模轉(zhuǎn)換器()用于衰減器應(yīng)用中,在這些應(yīng)用中一個(gè)充當(dāng)電流電壓轉(zhuǎn)換器的外部運(yùn)算放大器強(qiáng)制一個(gè)電流輸出端連接到虛地。只要運(yùn)算放大器能夠生成預(yù)期輸出電壓,的標(biāo)準(zhǔn)輸入是交流或直流均可。倒相是輸入和輸出之間的常態(tài),因此電路需要雙電源。

  圖1顯示如何對這一簡單電路重新布線,以避免倒相并使用單一電源運(yùn)行。此配置中,DAC充當(dāng)數(shù)字可編程電阻器,DAC代碼更改輸入電壓和DAC IOUT1輸出電流端之間的有效電阻。圖2顯示的可行的實(shí)施方法,使用充當(dāng)的AD5415雙12位電流輸出DAC的一半。此圖省略了DAC的清晰度控制線。運(yùn)算放大器A1強(qiáng)制IOUT2A輸出電流端的電壓符合IOUT1A輸出電流端的電壓。此方法防止這兩個(gè)線路之間產(chǎn)生電壓差異,如若產(chǎn)生差異,將導(dǎo)致內(nèi)部DAC開關(guān)應(yīng)用不同門源電壓以及DAC的線性衰退。

  連接分離反饋電阻器RFB和R1,可產(chǎn)生值等同于DAC梯形阻抗(R)的合成反饋電阻器。在此情況下,電路轉(zhuǎn)換函數(shù)為:VOUT/VIN=(R)/(REFF+R),其中REFF為數(shù)控下的有效DAC電阻。REFF=R(2n)/N,其中n為DAC分辨率,N為數(shù)字輸入碼的等值二進(jìn)制數(shù)。將第二個(gè)等式代入第一個(gè)等式,并且假定DAC增益誤差為零,12比特DAC的電路轉(zhuǎn)換函數(shù)為VOUT/VIN=1/(1+4096/N)。切斷所有電源,基準(zhǔn)電壓與IOUT1A終端之間的有效阻抗無窮大,因此當(dāng)加載零至DAC時(shí),輸出電壓在0V時(shí)啟動。隨著代碼的不斷增加,輸出電壓線性增加,理想狀態(tài)下,當(dāng)所有代碼加至DAC時(shí),DAC的輸出電壓約增加至輸入電壓的一半。

  DAC內(nèi)置N溝道開關(guān)的閾值電壓限制輸出電壓的最大值,因此并非所有的配置都能達(dá)到全碼范圍。柵壓保持在VDD電壓,源壓隨著IOUT1A上的電壓升高。隨著此電壓升高,開關(guān)的導(dǎo)通電阻增大并且不確定,導(dǎo)致輸出電壓整平以及作為可預(yù)測分壓器的電路終止。為了正確操作,VDD電壓必須高出最高輸出電壓幾伏,亦即輸入電壓的一半。否則,輸入電壓必須小于VDD電壓的兩倍減去3V。VDD電壓為5V時(shí),AD5415線性運(yùn)行至大約3.33V輸出,但是之后整平。如果必需具備更大的輸出電壓范圍,可以用AnologDevices的15V電源AD7541A代替AD5415??蓪⒖捎幂敵鲂盘柕姆秶鷶U(kuò)大到約7V。



關(guān)鍵詞: CMOS DAC 電位器 分壓器

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉