IP資產

摘要： 本文介紹了IP廠商的發(fā)展策略。

關鍵詞： IP；ARM；SoC；FPGA

　　如果讀一讀當前的報紙，你就會發(fā)現(xiàn)，房地產的價格并不總是在上揚，這與有些人告訴你的正好相反。它們是波動的。它們也有可能下跌。影響它的參數(shù)實在太多，無法一一列舉，其中就包括了面積方面的考慮。

　　芯片上的“房地產”基本上都在貶值。設想一下，計算機建筑師們和芯片廠商們試圖按照其腦力勞動的成果所占據(jù)的芯片面積來計算其價值。不妨考慮先進的半導體工藝和高效率的制造技術的另一個不那么美妙的方面。整個芯片的價格將最終下降，芯片相對面積將進一步縮減，而供應商和芯片制造商依賴其設計所能獲取的知識產權（IP）收入的比例也將下降。似乎這還不夠，來自新的和已確立其地位的IP供應商的競爭的升級，目前又進一步侵蝕著IP的價值。

　　為了自衛(wèi)，商人和工程人員已經(jīng)想出了各種狡黠的方法來保護其收入——也許甚至還能提高它。這些策略主要是設法賣出更多的IP或者更為完整的一套IP和應用軟件。

　　對那些更明顯的、努力發(fā)放更多硅片面積的許可證的手段進行分類后，我們就會發(fā)現(xiàn)目前有如下的手段：增添功能，有效的速度提升，硬件捆綁，將硬件和軟件捆綁起來以創(chuàng)建平臺。

　　增添功能

　　增添功能是那些地位已經(jīng)穩(wěn)固的指令集架構（ISA）的所有者最常用的策略之一。該策略可以保護在軟件開發(fā)工具方面的投資，并有助于留住該所有者的大部分現(xiàn)有的客戶。處理器繼續(xù)運行沿用下來的軟件。一個通用處理器（GPP） ISA所有者，可以向現(xiàn)有的GPP架構添加指令擴展或者一個DSP引擎。反過來，對于DSP IP的所有者來說，添加恰當?shù)闹噶顚⒖梢栽鎏鞧PP功能?，F(xiàn)有的內存分級結構和處理器的內部配置常常不能為新的功能提供最優(yōu)的性能。ISA添加的功能最好通過內部設計或者通過采購來完成。利用許可方式實現(xiàn)的新增功能，并不能成為ISA的一部分。

　　速度提升

　　假定為降低功耗已經(jīng)采用了非常優(yōu)秀的邏輯和物理設計，則多處理或者并行處理功能可以有助于降低時鐘頻率、所需的驅動電壓以及相應的功耗。多個處理器或者處理級所需占用的芯片面積的比重勢必更高，這可以提高性能，同時，對于整塊芯片來說，這也提升了相應的那部分芯片面積的價值。所有的ISA廠商都樂意使用多核技術或者流水線級。地位穩(wěn)固的ISA的廠商，可以保留其軟件基礎，而同時考慮如何能最好地利用多處理器的優(yōu)點。新入行的ISA擁有者——他們實在是難以枚舉——在針對并行工作進行了優(yōu)化的架構方面，找到了一個公平的競技場。“DIY”方式的并行化也屬于這一類。設計者可以在來自于各廠商的不同產品中進行挑選，這些公司的代表包括：Altera、ARC、ARM（OptimoDE）、M2000、MIPS Technologies、Stretch、Tensilica和Xilinx.

　　硬件捆綁

　　從為了增加收入而采用的純技術手段轉向將技術和商業(yè)混合起來的策略，我們發(fā)現(xiàn)了一些可以提供硬件捆綁的公司。捆綁方式包括：內核處理器外加一個或全部可配置的高速緩存、內存管理、協(xié)處理器或者從處理器DSP、加速器以及外設等。有些捆綁套裝是通過與提供具體的實施技術者結為同盟而產生的。eASIC最近發(fā)布的產品（該產品向處于設計或者大規(guī)模生產階段的設計者提供了無需額外付費的Tensilica 的Diamond內核），MIPS對Chipidea的收購，以及針對FPGA進行了優(yōu)化的ARM處理器內核，就是這方面的實例。

　　軟硬件捆綁

　　IP廠商轉而通過商業(yè)聯(lián)盟來進一步增強其產品后，可以針對具體的工作負載提供優(yōu)化的硬件/軟件捆綁套裝。這些就是平臺，其中最流行的瞄準了音頻和視頻應用。加入競爭的兩家公司是ARC International和Tensilica，前者提供了來自于ARC Video Subsystem家族的一系列產品，包括Codec，后者則提供了其Diamond Standard 388VDO視頻引擎——一種由兩個互連的Tensilica Xtensa LX處理器內核構成的、預先配置的視頻IP核。實際上，所有的嵌入式IP和芯片方面的大供應商都已經(jīng)引入了完整性水平各異的平臺。它們的目標是將軟件的Codec以及為了滿足工作負載而擴大的芯片面積相結合，以獲取盡可能高的收入。

　　芯片與IP廠商的關系

　　上面已經(jīng)描述了IP廠商用來提供更多的IP、以提高一個廠商所占用的芯片面積比例的幾種方法，我們注意到，如果沒法提供好的理由，IP供應商也不能提高自己對芯片面積的要求，這正如獨立的軟件廠商不能發(fā)放低效率代碼的許可證。SoC設計者會堅持對所能提供的最小的處理器內核收取許可費，但是，如果了解到最終用戶愿意為了獲得更好的性能和更多的功能而付費的話，則設計者們也愿意為附加的尺寸最小的內核、加速器和外設付費。

　　不過，SoC的功能并不是那么容易確定的。SoC設計者常常無法從最終用戶那里直接了解到最終用戶的偏好。芯片（ASIC）設計者常常會根據(jù)重要客戶的要求來形成配置方式，這些客戶的市場營銷團隊更接近最終用戶——例如，消費者。半導體廠商提供全部或者大部分芯片面積所帶來的好處卻會被如下風險所抵消：由于被切斷了與消費者的聯(lián)系，這些廠商將不了解他們頻繁變化的喜好和嫌惡。

　　一家開發(fā)數(shù)碼相機的OEM可以對其潛在的買家進行研究，以幫助精確地預測出在近期可能售出的產品。與ASIC設計者溝通后制定的SoC規(guī)范，其風險會得到降低。不過，蜂窩電話的情況并非如此。服務提供商最接近消費者，其次是OEM，芯片設計者/半導體廠商在這個圖騰柱上排在第三個位置。

　　居于這一具有更大風險的位置上的芯片設計者所面臨著的風險是，如何在加速器和應用面窄的引擎所能提供的成本和效率以及高性能和可編程芯片（可以快速對這些芯片進行編程，向消費者提供類似iPhone的產品，或任何流行的時尚產品）的靈活性之間找到平衡。

　　許多IP供應商只能接收到關于最終用戶需求的、非直接的信息，為了獲得成功，它們將需要遵循多頭（multi-pronged）發(fā)展的戰(zhàn)略。若干個預先配置的平臺——范圍從低成本的專用性一直到可編程的高性能、通用性產品——都有其用途，但還不敷使用。預先配置的平臺的靈活性較低。有些，即便是可編程性最高的那些，也可能并非很好的與那些客戶的快速變化的具體情況相匹配。進一步的策略可以提供豐富的、獨立的IP部件庫，讓SoC設計者能配置芯片—并承擔風險。最后，為了能更好的確保長期的成功，IP提供商們正在擴展其在FPGA、結構化ASIC和微控制器方面的市場存在和地位。（本文譯自《微處理器報告》）