新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 混合信號(hào)技術(shù)造就了體積更小的電源IC

混合信號(hào)技術(shù)造就了體積更小的電源IC

——
作者: 時(shí)間:2005-10-09 來源: 收藏
Semiconductor公司(位于美國愛華達(dá)州Pocatello)通過減小高壓晶體管的導(dǎo)通電阻RDS(on)(降幅高達(dá)25%)和提高晶體管效率的方法,而使其混合信號(hào)半導(dǎo)體技術(shù)得到了進(jìn)一步的改善。憑借這些經(jīng)過改進(jìn)的晶體管性能,該技術(shù)(名為I2T100 Smart Power)有望減小中高電壓汽車和工業(yè)混合信號(hào)IC的外形尺寸和功耗。
---該技術(shù)將基于0.7μm混合信號(hào)CMOS制造工藝的40V、60V和100V晶體管,以及低、中和高電壓電路、高精度模擬電路、非易失性存儲(chǔ)器和某些中等復(fù)雜度的數(shù)字電路集成在單片芯片之上。最新版的I2T100通過在后端工藝中提供新功能的辦法縮小了最常用的DMOS晶體管的節(jié)距。對(duì)于40V和60V實(shí)現(xiàn)方案,這將使晶體管的體積縮小25%左右,從而能夠在不犧牲性能的情況下造就體積更小的混合信號(hào)ASIC和ASSP。
---此外,在晶體管面積相同的條件下,這種新版本的功耗要低得多。這一技術(shù)改進(jìn)將使需要耗用高達(dá)5A電流(如嵌入式功率開關(guān)、H橋式電路和其他應(yīng)用)的器件從中受益。
---I2T100器件采用2~3層金屬、浮動(dòng)NMOS和PDMOS晶體管以及雙極型晶體管,從而為實(shí)現(xiàn)中高阻性多晶硅電阻器、中高電壓浮動(dòng)電容器以及深摻n+保護(hù)環(huán)的集成創(chuàng)造了條件。目前,除了高精度模擬電路(如帶隙濾波器以及ADC和DAC)之外,ASIC和ASSP還能夠集成電機(jī)控制器驅(qū)動(dòng)器和DC/DC轉(zhuǎn)換器,從而最大限度地縮短了新設(shè)計(jì)的面市時(shí)間。


關(guān)鍵詞: AMI 模擬IC 電源

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉