ADI公司新推26款高速ADC產(chǎn)品

　　ADI最新推出可用于高性能、低功耗通信、便攜式設(shè)備、儀器儀表和醫(yī)療保健應(yīng)用的26款ADC(模數(shù)轉(zhuǎn)換器)，擴充了其低功耗數(shù)據(jù)轉(zhuǎn)換器產(chǎn)品組合。

　　在16位ADC中，這個數(shù)據(jù)轉(zhuǎn)換器組合的技術(shù)處于業(yè)界領(lǐng)先：

• ADI的AD9269，業(yè)界首款具備正交誤差校正(QEC)的16位80MSPS、低功耗、雙通道ADC。
• ADI的AD9265，業(yè)界首款單通道、16位低功耗ADC ，采樣速率從80至125MSPS。
• ADI的AD9266，業(yè)界首款最小的單通道16位低功耗ADC，采樣速率從20至80MSPS。

　　這些節(jié)省空間、引腳兼容的新款A(yù)DC產(chǎn)品系列為設(shè)計人員提供了一個靈活的、面向未來的平臺，通過提升分辨率或帶寬支持，可實現(xiàn)系統(tǒng)的差異化，并且無需改變核心設(shè)計。此外，這些新產(chǎn)品的節(jié)能特性可在不影響系統(tǒng)級性能的前提下顯著改善功耗。

　　除了AD9269、AD9265和AD9266旗艦轉(zhuǎn)換器產(chǎn)品及其各種速度級別版本，ADI還同步推出了23款單通道低功耗ADC，使ADI公司過去半年內(nèi)推出的低功耗數(shù)據(jù)轉(zhuǎn)換器種類達到了44款 * 。相比性能可媲美的同類競爭產(chǎn)品，這些ADC器件可節(jié)省高達87%的功耗。

　　業(yè)界領(lǐng)先：每通道消耗不到100 mW，低功耗、雙通道ADC，采樣速率從20至80MSPS

　　AD9269是一款單芯片、雙通道、16位、20/40/65/80 MSPS的ADC，每通道僅消耗93 mW，相比競爭產(chǎn)品下降了6.5倍，內(nèi)置高性能采樣-保持電路和片上電壓參考。它也是業(yè)界首款內(nèi)置QEC和直流偏置數(shù)字處理模塊的16位ADC系列。這些模塊可動態(tài)地將同相/正交(I / Q)復(fù)數(shù)信號接收機系統(tǒng)中的誤差降至最小。通過使用QEC模塊，系統(tǒng)設(shè)計人員可以減少元件不匹配導(dǎo)致的增益和相位誤差，輕松滿足匹配需求，進而實現(xiàn)更加魯棒的接收機設(shè)計。此外，直流偏置算法可最大限度地減少直流耦合應(yīng)用中常見的失調(diào)電壓。該產(chǎn)品采用具備輸出誤差校正邏輯的多級差分流水線架構(gòu)，可提供16位精度、80MSPS數(shù)據(jù)采樣速率，并保證在整個工作溫度范圍無失碼。 它采用1.8 V電源電壓，并具備實現(xiàn)最大靈活性和最低系統(tǒng)成本的多種特性，如可編程時鐘、數(shù)據(jù)校準和可編程數(shù)字測試圖形生成等。這款產(chǎn)品現(xiàn)可提供樣片，2010年1月實現(xiàn)量產(chǎn)。

　　業(yè)界領(lǐng)先：低功耗、單通道16位ADC時鐘，采樣速率最高達125 MSPS

　　AD9265是一款單通道、低功耗、16位ADC，設(shè)計用于支持要求低BOM成本、小尺寸和靈活性的通信應(yīng)用。它的功耗僅有370 mW，較之競爭性產(chǎn)品，這一突破性的低功耗解決方案可節(jié)省51%。這款A(yù)DC的內(nèi)核采用了多級差分流水線架構(gòu)和輸出誤差校正邏輯，還集成高帶寬差分采樣-保持模擬輸入放大器，支持各種用戶可選的輸入范圍;內(nèi)置的電壓參考可簡化設(shè)計考慮;占空比穩(wěn)定器可用于補償ADC時鐘占空比的波動，使轉(zhuǎn)換器能夠保持出色的性能;輸出數(shù)據(jù)可以是1.8 V CMOS或者1.8 V LVDS (DDR)。當(dāng)需要時，靈活的省電選項可大幅降低功耗。設(shè)置和控制的編程通過3位SPI兼容串行接口來實現(xiàn)。這款產(chǎn)品現(xiàn)已量產(chǎn)。

　　業(yè)界領(lǐng)先：最小的16位低功耗、單通道ADC，采樣速率從20至80 MSPS

　　AD9266是一款單通道、16位、低功耗ADC，采用小型5 mm x 5 mm封裝，引腳輸出支持10至16位分辨率。這款低功耗、多級ADC的內(nèi)核是基于一種專有的高性能采樣-保持電路和片上電壓參考。它采用了差分流水線架構(gòu)和輸出誤差校正邏輯，可提供80 MSPS的數(shù)據(jù)采樣速率、16位精度，并保證在整個工作溫度范圍內(nèi)無失碼。此ADC具備實現(xiàn)最大靈活性和最低系統(tǒng)成本的多種特性，如可編程時鐘、數(shù)據(jù)校準和可編程數(shù)字測試圖形生成等。其數(shù)字測試圖形包括內(nèi)置的確定性和偽隨機圖形，以及通過SPI輸入的用戶自定義測試圖形。差分時鐘輸入控制所有內(nèi)部轉(zhuǎn)換周期。可選的DCS能補償時鐘占空比的較大波動，同時保持出色的整體ADC性能。數(shù)字輸出數(shù)據(jù)格式為偏移二進制碼、Gray碼或二進制補碼，采用雙數(shù)據(jù)率低電壓CMOS電平。所提供的數(shù)據(jù)輸出時鐘(DCO)可確保適當(dāng)?shù)逆i存時序和接收邏輯。這款產(chǎn)品現(xiàn)可提供樣片，2010年1月實現(xiàn)量產(chǎn)。