Synopsys加速了全球電子市場中的創(chuàng)新。作為電子設(shè)計自動化(EDA)和半導(dǎo)體IP領(lǐng)域內(nèi)的一位領(lǐng)導(dǎo)者，其軟件、IP和設(shè)計服務(wù)幫助工程師應(yīng)對設(shè)計、驗證、系統(tǒng)和制造中的各種挑戰(zhàn)。自1986年以來，全世界的工程師使用Synopsys的技術(shù)已經(jīng)設(shè)計和創(chuàng)造了數(shù)十億個芯片和系統(tǒng)

Synopsys IC Compiler II使后端物理設(shè)計吞吐量提高10倍，它是當(dāng)前領(lǐng)先業(yè)界的布局和布線解決方案IC Compiler?的繼任產(chǎn)品，可用于基于成熟和新興工藝節(jié)點的先進設(shè)計。

IC Compiler II是一種全功能的布局布線系統(tǒng)，其核心是一種全新的多線程基礎(chǔ)架構(gòu)，能夠處理例化單元數(shù)量大于5億的設(shè)計。為了充分體現(xiàn)其“可重新思考、可重新構(gòu)建和可重新使用”的開發(fā)策略，IC Compiler II基于行業(yè)標(biāo)準(zhǔn)的輸入和輸出格式，以及熟悉的界面和工藝技術(shù)文件，同時引進了創(chuàng)新設(shè)計存儲功能。

IC Compiler II從開發(fā)之初就關(guān)注全芯片級設(shè)計，部署新穎的設(shè)計規(guī)劃功能，并使其性能提升了10倍，內(nèi)存占用則減少了5倍。這使設(shè)計人員能夠快速地評估多種可選芯片布局方案，以確定設(shè)計實現(xiàn)的最佳起點。與這些芯片級功能互補的是單元模塊級的功能，它得到了一個新的global-analytical優(yōu)化引擎、一個全新的時鐘發(fā)生器以及獨特的布線后優(yōu)化算法功能所支持，它們結(jié)合在一起共同提高了面積、時序和功耗的結(jié)果質(zhì)量(QoR)。

IC Compiler II還包含了IC Compiler中所采用的先進技術(shù)，例如共軛梯度布局器和ZRoute布線器。與現(xiàn)有的解決方案相比，IC Compiler II使運行時間平均提高5倍，所需內(nèi)存平均降低2倍。通過將運行時間加速、高超的芯片布局、可實現(xiàn)的QoR以及高效的輕量級環(huán)境相結(jié)合，能夠減少設(shè)計迭代次數(shù)，進一步提高設(shè)計產(chǎn)能。