對消費(fèi)者而言，IoT 設(shè)備看起來時尚而又簡單，但它們實際包含一組截然不同的元器件、物理接口和 PCB，以及在設(shè)計和 Layout 上具有獨特挑戰(zhàn)的電路。本文將介紹在設(shè)計 PCB 以實現(xiàn)成功的 IoT 設(shè)備時需要考慮的七大注意事項。 ...

計算機(jī)視覺在汽車、醫(yī)療、消費(fèi)和農(nóng)業(yè)市場的發(fā)展勢頭迅猛。由于與機(jī)器學(xué)習(xí)相結(jié)合的計算機(jī)視覺技術(shù)的高速演進(jìn)，團(tuán)隊需要一種方法，用于在規(guī)范和要求演進(jìn)的同時設(shè)計和驗證算法，而無需在每次出現(xiàn)變化時重新開始設(shè)計。 ...

乘用車中的電子部分持續(xù)快速增長，驅(qū)動這一現(xiàn)象的主要因素是乘用車中集成了各種高級安全功能。整個行業(yè)向全自動駕駛汽車的轉(zhuǎn)變有望進(jìn)一步增加此類安全功能的數(shù)量，進(jìn)而增加電子部分的比重。最近有報告表明 ...

Wilson Research Group 公司于 2012 年進(jìn)行的功能驗證研究表明，在 ASIC 和 FPGA 開發(fā)過程中，一半以上的時間花在了設(shè)計驗證上，而這是有原因的。很多設(shè)計缺陷如果不能在早期階段進(jìn)行隔離和修復(fù) ...

器件噪聲的影響在納米級 CMOS 工藝中極為關(guān)鍵，因為它在根本上制約了許多 45 nm 及以下工藝電路的性能。當(dāng)給定正確的工具，器件噪聲分析 (DNA) 將是一個相當(dāng)簡單的過程，并且仿真結(jié)果與硅測量結(jié)果 ...

在版圖驗證過程中，由于版圖放大、層衍生或數(shù)據(jù)分塊的影響，由精確多段多邊形組成的曲線和其他形狀可能會發(fā)生吸附。使用 Calibre Pattern Matching 驗證這些復(fù)雜器件版圖可簡化 ...

正確利用硬件加速器對邏輯仿真進(jìn)行加速是非常有效的。如果知道某項設(shè)計在仿真中的運(yùn)行速度（用每秒仿真了多少設(shè)計時鐘來衡量），你就能很容易地估計出該設(shè)計的原始性能。舉個例子，我們假設(shè)仿真器以每秒 ...

SoC 設(shè)計一般會大量使用 IP；這些 IP 來自不同廠商且經(jīng)過加密，使用者很難了解 IP 內(nèi)部，使得 SoC 設(shè)計調(diào)試起來極為困難。低功耗劃分又為驗證流程提出了額外挑戰(zhàn) ...

本白皮書介紹了具有加速功能的 UVM 架構(gòu)、闡述了這種架構(gòu)的需求原因、創(chuàng)建方法及其優(yōu)勢。只要遵循本文提出的原則，用戶就能編寫可直接在加速中重復(fù)使用的模塊級 UVM 環(huán)境。這種方法在 ...

新一類設(shè)計人員已經(jīng)出現(xiàn)，他們利用便宜的傳感器在物聯(lián)網(wǎng) (IoT) 邊緣構(gòu)建智能系統(tǒng)。他們結(jié)成小團(tuán)隊，通過在線方式合作，希望使用成本合理、易于使用的設(shè)計工具以便快速產(chǎn)生成果。他們的目標(biāo)是花盡可能少的資金向利益相關(guān)方交付能夠有效運(yùn)行的器件 ...

加速度計在很多市場中都有著重要的作用。智能手機(jī)中會用到加速度計，汽車中也會用到加速度計。測量速度的變化率似乎可以有無限的應(yīng)用。雖然有很多設(shè)計技術(shù)可用來創(chuàng)建加速度計，但 MEMSIC? Inc. 使用 Tanner 工具 ...

一些 EDA 工具供應(yīng)商提供了用于 AMS 設(shè)計的軟件，但這些工具不是成本太高（性價比低），就是需要大量數(shù)據(jù)操作和手動集成的自定義點工具。這個獨特的 EDA AMS IC 設(shè)計流程涵蓋 ...

b. Abstract: 如今已沒有必要購買價格昂貴的用于高級納米 SoC 設(shè)計的尖端設(shè)計工具。本白皮書概述了成熟的工藝技術(shù)，適用于 ...

盡管自動化圖形匹配在數(shù)字集成電路物理驗證中廣泛使用，但其在模擬領(lǐng)域的采用則要遲緩得多。事實上，自定義模擬電路的本質(zhì)使其非常適合于自動化圖形匹配技術(shù)所提供的一些新型物理驗證技術(shù)，從而讓設(shè)計師在確保設(shè)計質(zhì)量的同時還能減少驗證 ...

利用多重曝光可在當(dāng)今最先進(jìn)的節(jié)點上獲得精確的光刻分辨率。了解此技術(shù)的基礎(chǔ)知識，以及它對您的 IC 設(shè)計和驗證任務(wù)與職責(zé)帶來的影響 ...

在 IC 設(shè)計驗證過程中，如何既保持原有的設(shè)計版圖和層次結(jié)構(gòu)，同時又滿足客戶對設(shè)計流程性能更好更快的一貫要求，無疑是設(shè)計人員面臨的一項重大挑戰(zhàn)。設(shè)計師必須始終在性能、數(shù)據(jù)大小和準(zhǔn)確性之間進(jìn)行權(quán)衡 ...

隨著設(shè)計規(guī)格的日益小型化，所有封裝級的功率密度都會顯著增加。散熱對于電子設(shè)備的正常工作和長期穩(wěn)定性而言至關(guān)重要，而元器件溫度是否保持在規(guī)格 范圍內(nèi)已成為確定設(shè)計的可接受性的通用標(biāo)準(zhǔn) ...

本白皮書討論了在高速電子產(chǎn)品的設(shè)計中所面臨的三個挑戰(zhàn)：信號質(zhì)量、時序和串?dāng)_。通過分析這些方面，您可以提高產(chǎn)品的可靠性和質(zhì)量，并合理判斷走線長度、拓?fù)?、間距等設(shè)計要素 ...

不僅僅是各元件的累加：電子產(chǎn)品創(chuàng)建的“格式塔”方法。想想組成人體的所有部位：腿、手、肺、骨骼、肌肉等等。但是，人類又不僅僅是些部位和器官，也不只是些材料和功能。我們是人。如果一個部位不能正常 ...

PDK 即流程設(shè)計套件，本質(zhì)上是 EDA 工具與半導(dǎo)體制造工藝之間的接口，描述了工藝的電氣、合格率和性能等方面。PDK 的主要優(yōu)點是可以縮短整個設(shè)計時間。它通過確保設(shè)計遵循特定的工藝規(guī)則減少后端工序的時間 ...

為成功開發(fā)產(chǎn)品，物聯(lián)網(wǎng) (IoT) 設(shè)計與幾個設(shè)計領(lǐng)域進(jìn)行了緊密結(jié)合。每個設(shè)計領(lǐng)域都具有挑戰(zhàn)性。結(jié)合所有設(shè)計領(lǐng)域共同創(chuàng)建 IoT 產(chǎn)品，可能會對設(shè)計團(tuán)隊帶來極大的壓力。Tanner 設(shè)計流程的旨在采用集成設(shè)計、仿真、版圖布局和驗證的設(shè)計流程 ...

如果您需要為 TFT、太陽能電池、晶閘管、LDMOS、圖像傳感器或 MEMS 等特殊器件創(chuàng)建自己的模型，Verilog-A 可以為您提供有效描述器件行為的語言。Verilog-A 的優(yōu)點包括：以更快的運(yùn)行時間完成行為建模 ...

常年使用一種 EDA 工具顯然可以提高效率，同時也會讓您習(xí)慣于自己所用的 PCB 設(shè)計工具，接受該工具的所有優(yōu)缺點。不過，隨著當(dāng)今技術(shù)的快速發(fā)展，我們需要考慮做出改變，繼而引入最新的技術(shù)方法。本文經(jīng) PCB 設(shè)計雜志授權(quán)翻印 ...

現(xiàn)今社會，仍然有些人對模擬持懷疑態(tài)度。他們不相信真實世界之外的測試結(jié)果。所以，也就對依賴于虛擬化而非現(xiàn)實世界的模擬仿真感到擔(dān)憂。但現(xiàn)實情況是，隨著設(shè)計越來越複雜，而時間和成本預(yù)算卻仍然十分吃緊，在這樣的情況下，利用虛擬原型設(shè)計 ...

如果您剛剛接觸信號完整性分析，或者需要溫習(xí)這方面的基礎(chǔ)知識，那么本白皮書將是您的最佳選擇。 在介紹基礎(chǔ)知識之前，本白皮書首先回答一個最基本的問題“我需要了解哪些信息”？在基礎(chǔ)知識部 分，我們首先學(xué)習(xí)關(guān)鍵網(wǎng)絡(luò)的識別和分析 ...