乒乓操作文章進(jìn)入乒乓操作技術(shù)社區(qū)

FPGA系統(tǒng)設(shè)計(jì)原則和技巧之：FPGA系統(tǒng)設(shè)計(jì)的3種常用技巧

輸入的數(shù)據(jù)經(jīng)過選擇開關(guān)后，分別進(jìn)入緩沖模塊1和緩沖模塊2。當(dāng)數(shù)據(jù)寫入緩沖模塊1的時(shí)候，數(shù)據(jù)處理單元從緩沖模塊2讀取數(shù)據(jù)進(jìn)行處理；當(dāng)數(shù)據(jù)寫入緩沖模塊2的時(shí)候，數(shù)據(jù)處理單元從緩沖區(qū)模塊1讀取數(shù)據(jù)進(jìn)行處理。
關(guān)鍵字： FPGA系統(tǒng)設(shè)計(jì) 緩沖模塊乒乓操作串并轉(zhuǎn)換流水線處理

基于FPGA的信息安全系統(tǒng)設(shè)計(jì)

本模塊采用xilinx公司的Spartan 3E系列XC3S500E型FPGA作為核心控制芯片，對(duì)采集到底模擬信號(hào)進(jìn)行數(shù)字轉(zhuǎn)換后通過3DES算法進(jìn)行加密、然后通過網(wǎng)絡(luò)傳輸，再經(jīng)過解密算法解密出明文數(shù)據(jù)。
關(guān)鍵字：信息安全系統(tǒng) RAM IP核 FPGA 乒乓操作

基于FPGA的多路數(shù)字信號(hào)復(fù)接系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

摘要數(shù)字復(fù)分接技術(shù)是數(shù)字通信網(wǎng)中的一項(xiàng)重要技術(shù)，能將若干路低速信號(hào)合并為一路高速信號(hào)，以提高帶寬利用率和數(shù)據(jù)傳輸效率。文中在介紹數(shù)字復(fù)接系統(tǒng)的基礎(chǔ)上，采用VHDL對(duì)數(shù)字復(fù)分接系統(tǒng)進(jìn)行建模設(shè)計(jì)和實(shí)現(xiàn)。并利
關(guān)鍵字：數(shù)字復(fù)接系統(tǒng) 乒乓操作先進(jìn)先出存儲(chǔ)器 FPGA

共3條 1/1 1

乒乓操作介紹

是一個(gè)常常應(yīng)用于數(shù)據(jù)流控制的處理技巧乒乓操作的處理流程為：輸入數(shù)據(jù)流通過“輸入數(shù)據(jù)選擇單元”將數(shù)據(jù)流等時(shí)分配到兩個(gè)數(shù)據(jù)緩沖區(qū)，數(shù)據(jù)緩沖模塊可以為任何存儲(chǔ)模塊，比較常用的存儲(chǔ)單元為雙口 RAM(DPRAM)、單口RAM(SPRAM)、FIFO等。在第一個(gè)緩沖周期，將輸入的數(shù)據(jù)流緩存到“數(shù)據(jù)緩沖模塊1”；在第2個(gè)緩沖周期，通過“輸入數(shù)據(jù)選擇單元”的切換，將輸入的數(shù)據(jù)流緩存到“數(shù)據(jù)緩沖模塊2”， [ 查看詳細(xì) ]

乒乓操作資料下載

FPGA工程應(yīng)用之乒乓操作及串并轉(zhuǎn)換
FPGA重要設(shè)計(jì)思想及工程應(yīng)用之乒乓操作及串并轉(zhuǎn)換設(shè)計(jì)
FPGA重要設(shè)計(jì)思想及工程應(yīng)用之乒乓操作及串并轉(zhuǎn)換設(shè)計(jì)
衛(wèi)星擴(kuò)頻通信窄帶干擾抑制的FPGA實(shí)現(xiàn)
FPGA設(shè)計(jì)（設(shè)計(jì)思想與技巧）
FPGA設(shè)計(jì)的四種常用思想與技巧