首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 從并

基于CPLD的FPGA從并快速加載方案

  • 現(xiàn)場可編程門陣列(FPGA)作為專用集成電路(ASIC)領域的一種半定制電路，可以根據(jù)設計的需要靈活實現(xiàn)各種接口或者總線的輸出，在設備端的通信產品中已得到越來越廣泛的使用。FPGA 是基于靜態(tài)隨機存儲器(SRAM)結構的，
  • 關鍵字： FPGA    CPLD    控制器    從并    加載  
共1條 1/1 1

從并介紹

您好，目前還沒有人創(chuàng)建詞條從并!
歡迎您創(chuàng)建該詞條，闡述對從并的理解，并與今后在此搜索從并的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473