首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 信號時延

PCB走線寬度變化產(chǎn)生的反射

  • 在進(jìn)行PCB布線時,經(jīng)常會發(fā)生這樣的情況:走線通過某一區(qū)域時,由于該區(qū)域布線空間有限,不得不使用更細(xì)的線條,通過這一區(qū)域后,線條再恢復(fù)原來的寬度。走線寬度變化會引起阻抗變化,因此發(fā)生反射,對信號產(chǎn)生影響。那么什么情況下可以忽略這一影響,又在什么情況下我們必須考慮它的影響?
  • 關(guān)鍵字: PCB走線  反射  走線寬度  阻抗變化  信號時延  

FPGA設(shè)計(jì)系統(tǒng)時鐘的影響因素及其分析

  • 時鐘是整個電路最重要、最特殊的信號,系統(tǒng)內(nèi)大部分器件的動作都是在時鐘的跳變沿上進(jìn)行, 這就要求時鐘信號時延差要非常小, 否則就可能造成時序邏輯狀態(tài)出錯;因而明確FPGA設(shè)計(jì)中決定系統(tǒng)時鐘的因素,盡量較小時鐘的延時對保證設(shè)計(jì)的穩(wěn)定性有非常重要的意義。
  • 關(guān)鍵字: 信號時延  系統(tǒng)時鐘  FPGA  
共2條 1/1 1

信號時延介紹

您好,目前還沒有人創(chuàng)建詞條信號時延!
歡迎您創(chuàng)建該詞條,闡述對信號時延的理解,并與今后在此搜索信號時延的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473