首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 全cmos

一種基于40nm CMOS工藝的新型溫度補償、高電源抑制比的帶隙基準源

  • 基于TSMC40LP工藝設計了一種新穎的溫度補償、高電源抑制比的帶隙基準源。本設計采用全MOSFET設計，工作于1.1 V電源電壓，通過將MOSFET偏置在零溫度系數(shù)工作點，并結合溫度補償技術和有源衰減電路，實現(xiàn)在-40 ℃~125 ℃內溫度變化系數(shù)為6.6 ppm/℃，低頻下電源抑制比為93 dB，高頻下電源抑制比為56 dB，與此同時，利用阻抗調試對環(huán)路穩(wěn)定性進行了補償。
  • 關鍵字： 帶隙基準  全CMOS  低電源電壓  曲率補償  高電源抑制比  零溫系數(shù)點  201804  
共1條 1/1 1

全cmos介紹

您好，目前還沒有人創(chuàng)建詞條全cmos!
歡迎您創(chuàng)建該詞條，闡述對全cmos的理解，并與今后在此搜索全cmos的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473